福田昭のセミコン業界最前線
次世代プロセス「Intel 4」などがVLSIシンポジウムで発表へ
2022年5月27日 06:24
半導体デバイス・プロセス技術と半導体回路技術に関する最先端の研究開発成果を披露する国際学会「VLSIシンポジウム(2022 IEEE Symposium on VLSI Technology and Circuits)」が、今年(2022年)も6月に開催される。そのプログラムが5月中旬に公式Webサイトで公表された。またプログラムの公開に先立って4月22日には、シンポジウムの実行委員会によるオンラインの記者会見があり、開催概要が発表された。
2022年のVLSIシンポジウム(2022 VLSI)は、2022年6月13日(月曜日)～17日(金曜日)に米国ハワイ州ホノルルで開催される(すべて米国ハワイ時間)。リアルイベントで開催されるのは2019年以来、3年ぶりのことだ。
オンラインだけの参加登録も用意しており、いわゆる「ハイブリッド開催」となっている。新型コロナウイルス感染症(COVID-19)の世界的な大流行がワクチン接種の普及によって一段落したことから、リアルイベントが復活した。
名実ともに1つのシンポジウムに統合
「VLSIシンポジウム」は前年まで、2つのシンポジウムで構成されてきた。半導体のデバイス・プロセス技術に関する国際学会「Symposium on VLSI Technology(VLSI技術シンポジウム)」と、半導体の回路技術に関する国際学会「Symposium on VLSI Circuits(VLSI回路シンポジウム)」である。2つのシンポジウムの総称として「VLSIシンポジウム(VLSI Symposia)」を使っていた。
今回からは2つのシンポジウムを統合した、1つの「VLSIシンポジウム(VLSI Symposium)」として開催する。といっても内容の構成は前年とほとんど変わらない。セッションは「技術(Technology)」、「回路(Circuits)」、「合同(Joint)」の3つに分かれており、前年と同じである。また実行委員会は「技術(Technology)」分野側と「回路(Circuits)」分野側に分かれており、これも従来と変わらない。違うのは参加者にとっての利便性だろう。
ここ数年、2つのシンポジウムは日程の共通化や共同サブイベントの開催といった統合を進めており、参加者からはある程度、1つのシンポジウムに見える状態となっていた。ただし参加登録は個々のシンポジウムごとになっており、受け取れる論文集(紙バージョン)は登録したシンポジウムのみだった。公式Webサイトではプログラム(PDF形式)が個々のシンポジウムごとに掲載されており、全体のスケジュールをオフラインで把握するのには手間がかかっていた。今回の統合によって名称と形式を実態に合わせるとともに、参加者の利便性を高めたとも言える。
参加登録料金は5月27日までが割引料金、28日以降は通常料金となる。割引料金は一般が525ドルから、関係学会員(IEEEあるいは日本の応用物理学会の正会員)が450ドルから、学生は非関係学会員が450ドルから、関係学会員(学生会員)が150ドルからとなっている。通常料金はそれぞれ、683ドルから、585ドルから、585ドルから、195ドルからである。なお、オンラインだけの参加でも、登録料金は変わらないようだ。また、金曜フォーラムとショートコース(技術講座)、紙の論文集は別料金である。ダウンロード版の論文集は登録料金に含まれる
580件の投稿論文から選ばれた198件の研究開発成果を披露
ここからはVLSIシンポジウムの見どころをスケジュールの順番に沿って説明していこう。スケジュールは、月曜日がプレイベント、火曜日から木曜日がメインイベント、金曜日がポストイベントという構成で進む。メインイベントの技術講演会(テクニカルカンファレンス)では、580件の投稿論文から選ばれた198件の採択論文を口頭発表する。採択率(採択論文数/投稿論文数)は34%と例年と変わらず、かなり低い。
6月13日のプレイベントは昼間にショートコース、夕方にデモセッション兼レセプション、夜にパネル討論会(技術分野と回路分野の合同)という構成で進む。続いて14日は、メインイベントの初日である。基調講演と技術講演会を予定する。夜には技術分野のパネル討論会と回路分野のパネル討論会が開かれる。
15日は技術講演会の続きとなる。夜には夕食会を予定する。翌日の16日は、技術講演会の最終日である。夜にはワークショップが開催される。
17日はポストイベントの金曜フォーラムを予定する。金曜フォーラムで一部の講演は、事前録画によるビデオ講演となる。
3次元集積、スマートカー、特定用途向けコンピューティングの技術講座を用意
再びスケジュールの概要説明に戻ろう。13日のショートコースは、分野ごとに3件のテーマに基づく講演群を用意した。技術分野のテーマは「モノリシック集積化とヘテロジニアス集積化」である。7件の講演を予定する。回路分野のテーマは「次世代スマートカーを牽引するエレクトロニクス」である。9件と数多くの講演を用意した。技術と回路の合同分野のテーマは「特定用途向けコンピューティングシステムとコンピューティング技術の進化」である。8件の講演を予定する。
13日の夕方には、テーブルトップの展示で研究開発成果の概要をアピールする「デモセッション」と歓迎会「レセプション」が同じ会場で開催される。「デモセッション」で展示を予定する発表は12件である。一覧を以下にまとめている。
デモセッションとレセプションの後は、夜に技術と回路の合同で開催されるパネル討論会を予定する。タイトルは「サプライチェーンは切れたのか。チップ不足は続くのか?」である。社会問題となってしまった半導体不足の理由や解決手法などを探る。パネリストにはSamsung Electronics、Qualcomm、SOITEC、Lam Research、ASEが参加する。
基調講演ではシステム集積、露光限界、メモリ、製造技術がテーマ
14日は、メインイベントである「技術講演会」の初日となる。午前の前半と午後の前半に、それぞれ2件の基調講演がある。午前の基調講演ではQualcommがシステムオンチップの限界とシステムオンマルチチップへの流れを解説し、ASMLがリソグラフィ技術の将来を展望する。午後の基調講演ではSK hynixが半導体メモリのロードマップとコンピューティングインメモリの可能性を論じ、TSMCが半導体製造技術の将来像を描く。
過去の基調講演では、2021年に理化学研究所(スーパーコンピュータ)、2020年にNTTドコモ(第5世代と第6世代の移動体通信)、2019年に東京大学(身体の拡張技術)とFacebook(拡張現実感)など、応用分野のテーマが珍しくなかった。今年は応用に関するテーマがなく、半導体集積回路そのものに立ち戻ったとの印象を受ける。
Intelの4nmプロセス、ソニーのCIS技術、imecの次世代配線構造などが登場
14日の午前と午後は基調講演のほか、技術講演会を予定する。技術講演会のセッションは技術分野(講演番号の頭文字が「T」のセッション)、回路分野(頭文字が「C」のセッション)、両者の合同(頭文字が「J」のセッション)の3つに分かれる。
14日の技術講演セッションは技術分野が2つ、回路分野が3つとあまり多くない。その代わり、技術分野の最初のセッション(T01)は「技術ハイライト」と呼ぶ注目講演を集めたセッションとなる。午前の基調講演が完了した後は、このセッションを聴講する参加者が少なくない。そこでこのセッション(T01)を中心に、14日の注目講演を簡単に紹介していこう。
Intelは、4nm世代のCMOSロジック製造技術(「Intel 4」)の概要を発表する(講演番号T01-1)。前世代である7nm世代(「Intel 7)」に比べ、回路の密度は2倍になり、同じ消費電力での性能は20%向上するとした。金属配線には7nm世代のコバルト(Co)配線を採用せず、改良版の銅(Cu)配線を開発した。最小配線ピッチは30nmと狭い。Cu配線であるにも関わらず、エレクトロマイグレーション寿命は7nm世代のCo配線よりも長く、配線抵抗(線抵抗)は7nm世代の銅合金配線よりも低い。
なおIntelが過去に10nm世代(他社の7nm世代に相当)と呼称してきたプロセスが「Intel 7」、7nm世代(他社の5/4nm世代に相当)と呼称してきたプロセスが「Intel 4」である。本稿では世代の呼称(Xnm)を他社と合わせているので注意されたい。
ソニーセミコンダクタソリューションズなどは、受光フォトダイオード(PD)と画素トランジスタを別の層に設けたCMOSイメージセンサーの開発を報告する(講演番号T01-3)。画素寸法が1.0μm角と小さいにも関わらず、飽和容量が1万2,000e-と大きい。溝形素子分離に従来の多結晶シリコンではなく酸化膜を選択したことで、量子効率を最大で19%高めた。
imecは、ウェハ両面から埋め込み電源を形成する2nm世代向け配線技術を開発した(講演番号T01-2)。ウェハ両面から埋め込み電源系(BPR)を形成することで信号配線のレイアウトをさらに容易にするとともに、配線による電圧降下を低減した。
TSMCは、2nm未満の技術ノードに向けた単原子層トランジスタ技術の量産性を高める技術を述べる(講演番号T01-5)。直径100mmのウェハにチャンネル層となる二流化タングステン(WS2)単原子層を転写し、nチャンネルFETを試作してみせた。
IBM T.J. Watson Research Centerは、スイッチング時間がサブナノ秒と短いSTT-MRAM技術を発表する(講演番号T01-4)。スピントルク注入方式の磁気トンネル接合(MTJ)を二重構造とすることで、高速の書き込みと長い書き込み寿命を両立させた。書き込みパルス時間は最小225ps(書き込み誤り率は10のマイナス6乗)ときわめて短い。
NVIDIAは、自然言語処理などに使われるニューラルネットワークモデル「Transformer」に対応した推論アクセラレータを開発した(講演番号C02-1)。データの内容に応じて算術計算の精度を最小で4bitまで下げることで推論誤り率の増加を抑えながら消費電力を低減した。試作チップの処理能力は95.6TOPS/W。学習モデルBERT(Bidirectional Encoder Representations from Transformers)の推論速度は1,171推論/s/Wである。推論精度の損失は0.7%にとどまった。
新材料の量産移管と将来の技術者確保をパネル討論会で議論
14日の夜は、技術分野と回路分野のそれぞれでパネル討論会を開催する。技術分野のタイトルは「新しい材料を研究から量産へどのように移管するか」である。テーマそのものは従来から存在しており、新しさはない。違うのは、数多くの新しい材料が量産現場に入ったことだろう。深い議論を期待したい。
回路分野のタイトルは「2030年に向けて働き手を確保する:優れた学生をどのようにして集め、そして何を教えるか」である。半導体を専攻する大学生が減少する傾向を反転させるために、大学はどのようなことができるかを議論する。
15日は、大量の技術講演セッションを予定する。朝8時過ぎから夕方の5時過ぎまで、6本の講演セッションが同時並列に進む。講演数があまりに多く、精査に膨大な時間を要している。大変申し訳ないのだが、水曜日以降の注目講演は機会を改めて紹介したい。