福田昭のセミコン業界最前線
6月開催予定のVLSIシンポジウム、次世代のトランジスタ技術とMRAM技術に注目
2018年4月20日 13:14
最先端の半導体デバイス技術と半導体回路技術に関する研究成果を披露する国際学会「VLSIシンポジウム(VLSI Symposia)」が、今年(2018年)も6月に開催される。VLSIシンポジウムの事務局は報道機関向けの説明会を東京で4月17日に開催し、今回のVLSIシンポジウム(「VLSI 2018」)の概要を説明した。また、公式サイトで技術講演のプログラムを公表した。
VLSIシンポジウムの最大の特徴は、半導体デバイス技術に関する国際学会「Symposium on VLSI Technology(VLSI技術シンポジウム)」と、半導体回路技術に関する国際学会「Symposium on VLSI Circuits(VLSI回路シンポジウム)」で構成されている点にある。2つの国際学会がペアとなって同じ期日、同じ会場で開催される。VLSIシンポジウムは、全体の総称である。
開催期間は2018年6月18日(月曜日)から同年6月22日(金曜日)までの5日間で、会場は米国ハワイ州ホノルルのリゾートホテル「Hilton Hawaiian Village」である。なお会場は西暦の奇数年が京都、偶数年がハワイというのが最近の慣例となっている
1日の技術講座と3日の技術講演、1日のフォーラムで構成
VLSI 2018のスケジュールを少し説明しよう。6月18日～22日の中で、19日～21日までがメインイベントである技術講演セッションの開催日である。メインイベント前日の18日は「ショートコース」と呼ぶ技術講座、メインイベント翌日の22日は「フォーラム」あるいは「金曜フォーラム」と呼ぶ講演会となっている。「ショートコース」では、共通のテーマに基づく8件前後の講義を1日で受講できる。最近のトピックについて学べる、重要な機会である。「金曜フォーラム」はVLSI技術シンポジウムとVLSI回路シンポジウムの共同開催で、これも最近のトピックに関する8件前後の講演を予定する。
18日の夜には「デモセッション」と呼ぶテーブルトップ形式のミニ展示会と、レセプション(歓迎会)、さらには両シンポジウム合同のパネル討論会(パネルディスカッション)が開催される。メインイベント初日である19日の夜にも、パネル討論会が予定されている。こちらのパネル討論会は、VLSI技術シンポジウムとVLSI回路シンポジウムで別々に開催される。メインイベント中日の20日の夜には、両シンポジウム合同の晩餐会(バンケット)が開催される。
メモリ、AIチップ、医療、セキュリティがプレナリ講演のテーマ
ここからはVLSIシンポジウムのメインイベントである、技術講演の概要を紹介していく。初日である6月19日の午前は両シンポジウム合同のプレナリ講演セッションである。4件の基調講演を予定しており、前半の2件がVLSI技術シンポジウム、後半の2件がVLSI回路シンポジムの講演(いずれも招待講演)となっている。
VLSI技術シンポジウムからははじめに、Micron TechnologyのエグゼクティブバイスプレジデントをつとめるScott J. DeBoer氏が、将来のコンピューティングシステムを支えるメモリ技術について講演する。続いて東京大学医科学研究所ヒトゲノム解析センターのセンター長をつとめる宮野悟教授が、ビッグデータと人工知能(AI)、スーパーコンピュータを活用した癌ゲノム治療の革新について述べる。
VLSI回路シンポジウムからはまず、NVIDIAのシニアバイスプレジデントでチーフサイエンティストをつとめるBill Dally氏が、ハードウェアが人工知能(AI)にもたらす可能性を議論する。続いてセコムの顧問をつとめる小松崎常夫氏が、セコムが考えるスマートホーム「あんしんプラットフォーム」構想の実現に不可欠な半導体技術について講演する。
7nm～10nmのCMOSロジック製造プラットフォームが続出
それでは、VLSI技術シンポジウムの注目すべき技術講演を紹介しよう。始めはCMOSロジックのプラットフォーム技術に関する講演である。この分野でもっとも目立っているのは、Samsung Electronicsだろう。
Samsung Electronics(以降は「Samsung」と表記)は7nm世代(講演番号T6-1)、8nm世代(講演番号T18-3)、11nm世代(講演番号T18-1)のCMOSプラットフォームをそれぞれ発表する。7nm世代は、EUV(Extreme Ultra-Violet:極端紫外線)リソグラフィ技術をMOL(Middle Of Line)と金属配線の微細加工に採用した。最小サイズのFinFETと最小面積のSRAMセルを実現したとする。なお、Samsungは今年(2018年)2月に、今年の後半からEUVリソグラフィを使ったSoC(system on a chip)の商業生産を始めると公式に発表している。
EUVリソグラフィを使わない、言い換えるとArF液浸露光とマルチパターニング技術の組み合わせで最小の加工寸法を実現しているのが、8nm世代である。Samsungはこの技術を「8LPP(Low Power Plus)」と呼ぶ。8nm世代と7nm世代で集積回路の密度がどの程度まで違うのか。とても興味深い。
Samsung以外では、GLOBALFOUNDRIESが12nmノードの第2世代FinFET技術を報告する(講演番号T18-2)ほか、Qualcomm Technologiesが、8nm世代に拡張可能な第2世代の10nノードFinFET技術を発表する(講演番号T18-4)。
10nm以下の微細化に対応する高密度STT-MRAM技術
メモリ技術では、磁気抵抗メモリ(MRAM)に関する開発成果が続出する。1つは、10nm以下の微細化に対応した高密度MRAM技術、もう1つはシリコンファウンダリがロジックへの埋め込みを想定して開発したMRAMマクロである。
10nm以下の微細化に対応したMRAM技術は、TDKとHeadway Technologiesの共同研究グループ、Applied Materials、Qualcomm TechnologiesとAplied Materialsの共同研究グループがぞれぞれ発表する。
TDKとHeadway Technologiesの共同研究グループは、ラストレベルキャッシュへの応用を想定した、低電圧・低消費電力のSTT-MRAM技術の開発成果を報告する(講演番号T6-4)。10nm以下のロジック技術ノードに対応して微細化が可能だ。Applied Materialsは、7nm以下の技術ノードに対応する、ラストレベルキャッシュ向けの垂直磁気記録方式磁気トンネル接合(MTJ)の製造プロセスを最適化する手法を述べる(講演番号T11-3)。Qualcomm TechnologiesとAplied Materialsの共同研究グループは、10nm以下の技術ノードによるSTT-MRAMに向けた、低接合抵抗で低スイッチング電流の磁気トンネル接合(MTJ)アレイを発表する(講演番号T17-3)。
ロジックへの埋め込みを想定して開発したMRAMマクロを発表するのは、SamsungとGLOBALFOUNDRIESである。いずれもFD-SOI技術を使う。Samsungは28nmのFD-SOI技術によって開発したマイクロコントローラ(MCU)およびIoT向けのSTT-MRAM技術を発表する(講演番号T17-1)。GLOBALFOUNDRIESは、22nmのFD-SOI技術によって開発したSTT-MRAM技術を報告する(講演番号T17-2)。リフローはんだ付けの高熱に耐えるほか、外部磁界に対する耐性を向上させた。
3nm以下の微細な技術ノードで動作するトランジスタ技術
このほか、3nm以下と極めて微細な技術ノードで動作するトランジスタ技術の発表が興味深い。imecはCMOSデバイスを3nm以下に微細化する技術を展望する(講演番号T14-1)。imecを中心とする共同研究グループはさらに、相補型のFETを3nm以下の技術ノードで実現する技術を報告する(講演番号T13-3)。Samsungは、FinFET技術がどこまで微細化できるかを展望する(講演番号T14-2)。
STT-MRAMの限界突破を目指す新方式のMRAM技術
ここからは、VLSI回路シンポジウムの注目講演を見ていこう。まず目立つのは、不揮発性メモリ技術の講演である。とくに、磁気抵抗メモリ(MRAM)に関連する発表が多い。
TSMCは、40nm技術による16Mbitの埋め込み垂直磁気記憶MRAMマクロを発表する(講演番号C8-1)。ロジックとプロセス互換で、読み出しアクセス時間は17.5nsとかなり短い。imecとETH Zurich(スイス連邦工科大学チューリッヒ校)の共同研究グループは、スピン軌道トルク(SOT)方式MRAMを300mmウェハで製造した結果を報告する(講演番号C8-2)。高速で低消費電力の埋め込みメモリを想定した。東芝は、電圧制御スピントロニクスメモリ(電圧トルク型MRAM)の設計余裕を広げる技術を報告する(講演番号C8-3)。
ここでスピン軌道トルク(SOT)MRAMは、スピン注入トルク(STT)MRAMに比べ、高速化と低消費電力化が期待できる。また電圧トルク型MRAMは、スピン軌道トルクMRAMに比べると高密度で、なおかつ、STT-MRAMに比べて高速化と低消費電力化が実現可能だとされる。いずれもSTT-MRAMの限界突破を目指す、新しいタイプのMRAMとして研究が進められている。
MRAM以外の不揮発性メモリ技術では、University of Michiganを中心とする研究グループが、1bit当たりの書き込みに必要なエネルギーが0.99pJと少ない強誘電体メモリ(FRAM)技術を発表する(講演番号C8-4)。
このほか、富士通研究所と富士通の共同研究チームが、大規模な計算システムでソフトウェア制御のSSD(Solid State Drive)を駆使してメモリ領域を拡張する技術を報告する(講演番号C6-1)。
Bluetooth 5のSoCチップと5G携帯電話基地局向けのSoC技術
無線通信技術では、最新の無線技術に対応したSoC(system on a chip)の発表が興味深い。
東芝デバイス＆ストレージと東芝の共同研究チームは、短距離で低消費の無線通信技術「Bluetooth 5」に対応したSoCの技術概要を発表する(講演番号C3-2)。出力が8dBmのときに送信電力効率は22%。リンクバジェットは113dBである。製造技術は65nmのCMOSプロセス。
Xilinxは、5Gの携帯電話システム基地局用SoCに向けた送受信回路技術を報告する(講演番号C20-5)。直接変換方式のRF送信回路とRF受信回路、9Gサンプル/sのD-A変換回路、4.5Gサンプル/sのA-D変換回路を集積した。
112Gbpsと超高速の有線伝送技術
有線通信技術では、112Gbpsと超高速の送信回路と受信回路の開発成果が目立つ。いずれもXilinxが開発した(講演番号C5-1とC5-2)。PAM4による多値伝送技術と、16nmのFinFET技術を駆使している。
このほか日立グループが、56GbpsのPAM4伝送と28GbpsのNRZ伝送に対応した銅ケーブル技術を講演する(講演番号C5-3)。連続時間リニアイコライザ(CTLE:Continuous Time Linear Equalizer)回路のICを組み込むことで、超高速の伝送を実現している。
測定距離が220mのTOF方式測距CMOSイメージセンサー
センサー技術では、イメージセンサーの研究成果が相次いで発表される。パナソニックは、測定距離が220mと長いTOF(Time-of-Flight)方式の測距CMOSイメージセンサーを発表する(講演番号C7-2)。イメージセンサーの画素数は688×384画素である。
フランスのCEA (Le Commissariat à l’énergie atomique et aux énergies alternatives、英文表記はThe French Alternative Energies and Atomic Energy Commission)は、フレーム速度が5,500フレーム/sと高いビジョンチップを発表する(講演番号C23-1)。3次元積層によってイメージセンサーと信号処理シリコンダイを集積した。イメージセンサーは裏面照射型である。
Stanford Universityは、生体に埋め込み可能な超音波センサーアレイを報告する(講演番号C18-1)。熱音響イメージング向けである。
このほかにも、興味深い発表が少なくない。詳しくは6月の現地レポートなどで改めてご報告したいので、ご期待されたい。