福田昭のセミコン業界最前線
6月開催予定のVLSIシンポジウムで7nmロジックや8Tbitフラッシュなどを披露
2017年4月27日 06:00
最先端の半導体デバイス技術と半導体回路技術に関する研究成果を発表する国際学会「VLSIシンポジウム(VLSI Symposia)」が、2017年も6月に開催される。4月18日にVLSIシンポジウムの事務局は、報道機関向けの説明会を開いて概要をアナウンスするとともに、公式サイトで技術講演のプログラムを公表した。
「VLSIシンポジウム」は、対を成す2つの国際学会で構成されている。1つは、半導体のデバイス技術に関する国際学会「Symposium on VLSI Technology」(VLSI技術シンポジウム)であり、もう1つは半導体の回路技術に関する国際学会「Symposium on VLSI Circuits」(VLSI回路シンポジウム)である。
両者は前回までは1日違いの日程で運営されてきたが、今年は同じ日程で運営される。開催日は6月5日(月曜日)から6月8日(木曜日)までの4日間、開催場所は京都府京都市の「リーガロイヤルホテル京都」である。
半導体の研究開発コミュニティでは、研究成果を発表する国際学会としてはVLSIシンポジウムのほかに、「IEDM (International Electron Devices Meeting)」と「ISSCC (International Solid-State Circuits Conference)」が良く知られている。IEDMはデバイス技術が専門で、12月に米国カリフォルニア州サンフランシスコで開催される。ISSCCは回路技術が専門で、2月に同じく米国サンフランシスコで開催される(開催会場のホテルはIEDMとは異なる)。
すなわち冬季に米国西海岸のIEDMあるいはISSCCで研究成果を発表するか、夏季に「日本あるいは米国」のVLSIシンポジウムで研究成果を発表することが、研究開発コミュニティの通例になっている。VLSIシンポジウムの「日本あるいは米国」というのは具体的には、西暦の奇数年に日本の京都、偶数年に米国のハワイで開催されてきたことを意味する。
5G通信、IoT、ロボット、自動運転などがプレナリ講演のテーマ
ここからは、VLSIシンポジウムの概要を紹介していこう。始めはプレナリ講演のセッションである。本会議の初日である6月6日の午前に予定されている。プレナリ講演はいずれも招待講演(委員会が特にお願いして招聘した講演)である。全部で4件の講演があり、前半の2件がVLSI技術シンポジウムによる講演、後半の2件がVLSI回路シンポジウムによる講演となっている。なお、参加登録は両シンポジウムで共通(論文集はどちらか1つを追加料金なしに受領できる)である。
VLSI技術シンポジウムのプレナリセッションではまず、ソフトバンクの常務執行役員兼チーフサイエンティストを務める筒井多圭志氏が、第5世代(5G)の携帯電話システムについて講演する。
続いて、NXP Semiconductorsのチーフ技術オフィサー(CTO)兼シニアバイスプレジデントを務めるFari Assaderaghi氏が、IoT(Internet of Things)技術の中でセキュリティとプライバシーに関して講演する。
VLSI回路シンポジウムのプレナリセッションではまず、パナソニック コネクティッドソリューションズ社の技術担当常務を務める行武剛氏が、AI/ロボティクス/IoTが未来の社会に与える影響を論じる。それから、Googleの自動運転技術開発部門でハードウェアエンジニアを務めるDaniel Rosenband氏が、自動運転技術と半導体技術の関わりについて講演する。
7nm世代のCMOS FiFET技術と10nm世代のモバイルSoC技術
それでは、VLSI技術シンポジウムの注目すべき技術講演を紹介しよう。始めはCMOSロジック(プロセッサやSoCなど)の講演である。
Samsung Electronicsは、量産を前提にした7nm世代のCMOS FinFET技術を発表する(講演番号T6-1)。MOL(Middle Of Line)と金属配線(最小ピッチ層)の微細加工にEUV(Extreme Ultra-Violet: 極端紫外線)リソグラフィ技術を導入することで、ArF液浸のマルチパターニング技術に比べてマスク数を25％以上、減らしたという。7nmのFinFET技術は10nm世代と比べ、動作速度が20％向上する、あるいは消費電力が35％減少する。
Qualcomm TechnologiesとSamsung Electronicsは、モバイル端末向けに共同で開発した10nm世代のSoC技術を発表する(講演番号T6-2)。すでに量産を始めているという。14nm世代のSoC技術に比べ、シリコンダイ面積が37％縮小するとともに、速度が16％向上する、あるいは消費電力が30％低下する。
このほかCMOSロジックを応用したSoC技術では、GLOBALFOUNDRIES(講演番号T11-1)とSamsung Electronics(講演番号T11-2)が14nm世代のSoCを公表する。GLOBALFOUNDRIESのSoC技術では、アナログ性能とRF(高周波)性能が高いトランジスタをそれぞれ開発した。Samsung ElectronicsのSoC技術では、モバイル端末向けにRF性能を高めたトランジスタを報告する。
高性能プロセッサのクロックとオンチップ電源
高性能プロセッサの要素技術では、クロック技術とオンチップ電源技術の注目すべき講演が予定されている。
富士通研究所と富士通の共同研究チームは、SPARCプロセッサ用の適応クロック制御技術を発表する(講演番号JFS1-1)。この技術によってSPARCプロセッサのクロック周波数が7.5％ほど上昇する。20nm技術で試作した5GHz動作のSPARCプロセッサも披露する予定である。
Intelは、高性能プロセッサ用に開発したオンチップ定電圧電源(IVR: Integrated Voltage Regulator)技術を報告する(講演番号JFS2-1)。シリコン貫通ビア(TSV: Through Silicon Via)電極によるソレノイド・インダクタや、その背面に載せた磁気コアなどで構成する。14nm世代のマイクロプロセッサを対象に開発した。
ストレージクラスメモリ用ReRAMとマイコン用STT-MRAM
メモリ技術では、次世代不揮発性メモリの開発成果が目立つ。ロジックに埋め込むことを狙った先端フラッシュメモリ技術の開発成果も披露される。
ソニーセミコンダクタソリューションズは、次世代システムの記憶階層となるストレージクラスメモリ(SCM)に向けた、抵抗変化メモリ(ReRAM)技術を開発した(講演番号T2-4)。メモリセルアレイはクロスポイント構造を採用しており、メモリセルアレイを積層することで記憶容量を拡大する。銅(Cu)ベースのReRAMセルの抵抗値ばらつきを抑制するとともに、ボロン(B)と炭素(C)をベースとするOTS(Ovonic Threshold Switch)技術のセル選択スイッチを開発して、低リークと低スイッチング電圧、高い書き換え寿命を実現した。
東京大学は、酸化ハフニウム(HfO2)強誘電体キャパシタを記憶素子とする、次世代の不揮発性SRAM技術を発表する(講演番号T12-3)。膜厚が10nm未満と薄いHfO2薄膜を作製し、優れた強誘電性とメモリ特性を確認した。
GLOBALFOUNDRIESとEverspin Technologiesの共同研究グループは、汎用マイコン(マイクロコンピュータ)への埋め込みメモリを想定したスピン注入磁気メモリ(STT-MRAM)技術の開発を報告する(講演番号T15-4)。2Xnm技術とSTT-MRAMとしてはかなり微細な加工技術を使用して、40Mbitのメモリセルアレイを試作した。信頼性試験によって10年間のデータ保持期間と10の7乗サイクルの書き換え寿命を、125℃と高い温度で確認した。260℃の高温ハンダ付け工程によってデータ保持期間がどのように変化したかも、発表する予定である。
Samsung Electronicsは、マイコンやSoCなどに埋め込むことを想定したロジック互換のフラッシュメモリ技術を発表する(講演番号T15-1)。28nm世代の低電力版高誘電率絶縁膜・金属ゲート(HKMG)技術とスプリットゲート技術によって、4Mbitのフラッシュメモリを試作した。
7nm世代と10nm世代の金属配線技術
金属配線技術では、7nm世代以降を想定したプロセス技術と、第2世代の10nm配線プロセスの講演に注目したい。
IBM ResearchとGLOBALFOUNDRIES、Samsung Electronicsの共同研究グループは、7nm世代以降の高性能ロジックを想定した、金属配線プロセスの検討結果を報告する(講演番号T11-5)。配線材料の検討対象は4種類。ルテニウム(Ru)、コバルト(Co)、銅(Cu)と窒化タンタル/ルテニウム(TaN/Ru)バリアの組み合わせ、銅(Cu)とコバルト(Co)自己形成バリア(tCoSFB)の組み合わせ、である。配線抵抗の低減と、エレクトロマイグレーション耐性の維持という2つの観点から、7nm以降の適用可能性を検討した。
Samsung Electronicsは、10nmのロジック半導体を想定した、第2世代の配線プロセスを発表する(講演番号T11-3)。ArF液浸露光の照明光学系の最適化と、ArF液浸露光のマルチパターニング技術の組み合わせによって配線ピッチを詰めた。マルチパターニングは、ピッチスプリットの「LELELELE(Litho-Etch-Litho-Etch-Litho-Etch-Litho-Etch)(クォドルプルリソ・クォドルプルエッチ)」技術である。128MbitのSRAMを試作してみせた。
8TbitのNANDフラッシュと160℃で140MHzの埋め込みフラッシュ
ここからは、VLSI回路シンポジウムの注目講演を見ていこう。まず目立つのは、メモリ技術の講演である。
Samsung Electronicsは、8Tbitと超大容量のNANDフラッシュメモリ技術を発表する(講演番号C15-3)。512GbitのNANDフラッシュシリコンダイを16枚、新開発の第2世代フリップチップ技術によって積層し、1個のパッケージに封止した。電源電圧1.2Vの入出力インターフェイスをサポートする。入出力ピン当たりのデータ転送速度は1.33Gbpsと高い。
TSMCは、読み出し周波数が140MHzと高く、書き換えサイクル寿命が100万回と長いロジック埋め込み用フラッシュメモリ技術を開発した(講演番号C15-5)。pn接合温度が160℃と高いにも関わらず、140MHzの高速読み出しを達成している。開発したフラッシュメモリのマクロは、コード格納用領域とデータ格納用領域に分割できる。40nm技術によって9.5Mbitのマクロを試作した。
台湾の国立清華大学(National Tsing Hua University)とTSMC、国立中興大学(National Chung Hsing University)の共同研究グループは、読み出しアクセス時間が2.6nsと短い、ロジック埋め込み用抵抗変化メモリ(ReRAM)技術を発表する(講演番号C12-4)。65nm技術で2MbitのReRAMマクロを試作し、電源電圧1Vで動作を確認した。
がん病巣を見つけるセンサと心電図を監視するプロセッサ
今回のVLSI回路シンポジウムでは、バイオメディカルへの応用を狙ったチップの発表が目立つ。がん細胞検出用イメージセンサや心電図モニタリング用プロセッサなどの開発成果が登場する。
カリフォルニア大学バークレー校とカリフォルニア大学サンフランシスコ校の共同研究グループは、がんの病巣を検出するCMOSの蛍光イメージセンサを発表する(講演番号C9-3)。蛍光バイオマーカーで標識したがん細胞が、200個以下と少なくても検出が可能だとする。検出に要する時間は50ms。
アリゾナ州立大学とSamsung Research Center、Samsung Advanced Institute of Technologyの共同研究グループは、心電図モニタリング用の生体埋め込みプロセッサを開発した(講演番号C9-1)。個体の識別や心電図の異常検出などの機能を備える。65nmの低消費電力CMOS技術で試作したチップの消費電力は、電源電圧が0.55Vのときに1.06μWと低い。
台湾の国立交通大学(National Chiao Tung University)は、てんかんの発作を抑制することを狙ったSoCを発表する(講演番号C4-1)。16チャンネルの生体信号収集回路や、16チャンネルの適応型電気刺激回路、無線テレメトリ機能などを集積した。てんかん発作の信号検出に要する遅延時間は0.76秒。生体神経に対する電気刺激は0.5mA～3mAの電流刺激である。SoCの電源は、13.56MHzの無線とコイルアンテナを通じて外部から供給する。
8Kデジタル放送のデコーダや280fpsの高速イメージセンサなど
このほかの注目講演も紹介したい。ソシオネクストは、解像度が8Kのデジタル衛星放送受信器向けHEVC(High Efficiency Video Coding)デコーダLSIを解説する(講演番号C17-1)。シングルダイにデコーダ回路を集積した。外部メモリの物理的なデータ転送速度による制約を超えるために、2種類のライトバック機構を搭載した。8個のDDR3タイプDRAMと1個のデコーダLSIを1個のパッケージに収納している。
ソニーセミコンダクタソリューションズとソニーLSIデザイン、Sony Electronicsの共同研究チームは、撮影速度が280fpsと高いCMOSイメージセンサを開発した(講演番号C19-1)。画素数は410万画素、シャッタはグローバルシャッター方式である。読み出し雑音は4.2e-rms。
東京工業大学とSamsung Electronicsの共同研究グループは、60GHz帯を利用する無線LAN規格「WiGig (IEEE 802.11ad)」に準拠したトランシーバーを発表する(講演番号C23-1)。100mWと低い消費電力で3.0Gbpsの高速伝送を実現した。感度はマイナス45dBm。製造技術は65nmのCMOS技術である。
韓国の浦項工科大学(POSTECH)は、高速・低消費の人体通信トランシーバを開発した(講演番号C5-5)。通信チャンネルの距離が20cmのときに、150Mbpsのデータ転送速度と1bit当たり16.6pJの低消費電力エネルギーを達成している。65nmのCMOS技術で製造したシリコンダイの面積は5,580平方μmと小さい。
このほかにも、興味深い発表が少なくない。詳しくは6月の現地レポートなどで改めてご報告したいので、ご期待されたい。