福田昭のセミコン業界最前線
TSMCが次世代不揮発性メモリの研究成果を大量放出
2022年7月29日 09:23
不揮発性メモリは、シリコンファウンダリであるTSMCにとって不可欠のメニュー(顧客である半導体メーカーに提供するマクロ:回路ブロック)である。基本的には、SoC(System on a Chip)やマイクロコントローラ(マイコン)などに埋め込むメモリのマクロとして用意する。顧客の要求はさまざまなので、用意できる不揮発性メモリ技術の種類は多いことが望ましい。
といっても2010年までは、埋め込みフラッシュメモリ(eFlash)が埋め込み不揮発性メモリ(eNVM)の主流であり、eFlash以外のeNVMにはあまり出番がなかった。しかし2010年代(2011～2020年)に入ると、eFlashの微細化に行き詰まりが目立ち始めた。2010年代の半ばには、CMOSロジック製造技術とeFlash製造技術のギャップが無視できない問題となった。
eFlashを代替する不揮発性メモリとしてまず注目されたのは、磁気メモリ(MRAM)である。ファウンダリの大手であるTSMCとGLOBALFOUNDRIES、Samsung Electronicsはすでに、埋め込み磁気メモリ(eMRAM)をeFlash代替のマクロとして提供している。
磁気メモリと抵抗変化メモリ、強誘電体メモリと幅広く研究
MRAM以外では、抵抗変化メモリ(ReRAM)と相変化メモリ(PCM)、強誘電体メモリ(FeRAM)などが有力候補に挙がる。共通しているのは、多層金属配線の製造工程で記憶素子を作り込めることだ。CMOSロジックのトランジスタがどのようなタイプであっても、1個のトランジスタ(MOSロジックと同じトランジスタ)と1個の記憶素子でメモリセルを構成できる。MOSトランジスタの形状がFinFETから立体化し、将来はさらに複雑な立体形状へと変わる見込みであることから、トランジスタ構造に依存しない記憶素子が望ましい。
このような中、2022年6月に米国ハワイ州ホノルルで開催された半導体のプロセス・デバイス・回路・サブシステム技術に関する国際学会「VLSIシンポジウム」でTSMCは、次世代の不揮発性メモリに関する研究成果を大量に発表した。TSMCが同シンポジウムで発表した研究成果は10件(1件の招待講演を含む)。その半分に相当する5件が、次世代不揮発性メモリに関する講演だった。
発表の内訳は磁気メモリが1件、抵抗変化メモリが2件、強誘電体メモリが2件である。以降は、冒頭の一覧表に沿って発表の概要を説明していこう。
高速動作と長い寿命、長い保持期間を両立させたSOT-MRAM
MRAMでは、「第4世代」のMRAMとも呼ばれる、スピン軌道トルク(SOT:Spin Orbit Torque)方式のMRAMを試作した成果を披露した(講演番号T11-3)。記憶容量が8Kbitのマクロを8個搭載したシリコンダイを製造し、マクロを評価した。
SOT方式は、現在の最新世代(第3世代)MRAMが採用している垂直磁気記録のスピン注入トルク(STT:Spin Transfer Torque)方式と同様に、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)を記憶素子に利用する。MTJは固定層(磁化の方向が変化しない層)とトンネル層(薄い絶縁層)、自由層(磁化の方向を変えられる層)の3層構造を基本とする(実際の構造はずっと複雑である)。
MTJを貫く方向の電気抵抗は、固定層と自由層の磁化方向によって変わる。固定層と自由層の磁化方向が同じ場合(平行状態:略してP状態)は電気抵抗が低い。固定層と自由層の磁化方向が反対向きの場合(反平行状態:略してAP状態)は電気抵抗が高い。この違いをデータの記録に利用する。
STT方式のMRAM(STT-MRAM)では、データを書き換える動作とデータを読み出す動作は以下のようになる。書き換え動作では、スピンの方向が偏った電子流をMTJに注入し、電子スピンが生み出す磁気モーメントによって自由層の磁化を反転させる。読み出し動作では、書き込みに比べて低い電圧をMTJに印加し、電流を測定する。P状態では電流が高く、AP状態では電流が低くなる。
SOT方式のMRAM(SOT-MRAM)では、記憶素子の構造と記憶原理がSTT-MRAMとは少し異なる。重金属の薄膜上に、MTJを載せた構造である。ここで重要なのは、MTJの自由層と重金属の薄膜が接するようにMTJを載せてあることと、重金属は「スピンホール効果(SHE:Spin Hall Effect)」を有する材料であることだ。
スピンホール効果とは、電流を流すと電子スピンの状態によって反対向きの力が電子に働き、アップスピンの電子(スピンが上向きの電子)とダウンスピンの電子(スピンが下向きの電子)が電流に直交しかつ反対の方向に移動する現象を指す。電流を流すだけでスピンの方向が偏った2種類の電子流を得られる。
データの書き換えでは、重金属層(SCM:SOT Channel Material層)に電流を流し、スピンの偏った電子流による磁気モーメントによって自由層の磁化方向を反転させる。データの読み出しでは、MTJに低い電圧を印加し、電流を測定する。P状態では電流が高く、AP状態では電流が低くなる。読み出し動作はSTT方式とSOT方式で基本的に変わらない。
SOT-MRAMのSTT-MRAMの大きな違いは、書き換え動作にある。SOT方式だとMTJに電流が流れない。原理的に、MTJのトンネル絶縁膜が劣化しない。STT方式では書き換え動作の繰り返しによってMTJのトンネル絶縁膜が劣化し、書き換えサイクル寿命を制限する。また劣化によってAP状態であるにも関わらず、読み出し動作で過大な電流が流れてしまう不良が発生する恐れがある。
もう1つの大きな違いは、メモリセル回路にある。SOT方式は書き換え用トランジスタと読み出し用トランジスタの2つのトランジスタを必要とする。STT方式は1個のトランジスタが書き換えと読み出しを兼ねる。このため、SOT方式はメモリセル面積がSTT方式よりも大きくなってしまう。
1nsの高速スイッチングと10の12乗サイクルの長寿命を達成
すでに述べたように、TSMCは記憶容量が8Kbitのマクロを8個搭載したシリコンダイを製造し、マクロを評価した。8Kbitのマクロは最大で98.2%のビット(メモリセル)が正常に動作した。言い換えると、全ビットの動作は得られていない。まだ改良の余地がある。なお外部磁界は使用していない。
データのスイッチング(磁化反転)に要する時間は1nsときわめて短く、スイッチング電圧は1.5Vとかなり低い。スイッチングの電流密度は65MA/平方cmとまだ高い。
長期信頼性は、書き換えサイクル寿命が7×10の12乗サイクルとかなり長い。データ保持期間は熱安定性指標(磁化反転のエネルギー障壁/kT(kはボルツマン定数、Tは絶対温度))が「55～60」あれば、10年間を得られるとされる。試作したSOT-MRAMでは非常に大きな「152」という熱安定性指標を室温で得た。理論的には、10年間をはるかに超えるデータ保持期間を達成できる。
書き込みの工夫と誤り訂正でReRAMの寿命を100万サイクルに延ばす
次に紹介するのは、ReRAMの書き換えサイクル寿命を伸ばした研究成果である(講演番号T04-5)。28nmのCMOSロジックと互換のプロセスで製造する1Mbitの埋め込みReRAMを想定した。
ReRAMの課題は、製造ばらつきと短い書き換え寿命にあると講演でTSMCは指摘していた。データ書き込みのアルゴリズムを工夫することで、この課題にある程度は対処できたとする。2bitの誤り訂正(ECC)を付加すると50万サイクル、もっと強力な3bitのECCを付加すると100万サイクルの書き換えサイクル寿命を達成した(温度は150℃、6個の1Mbitマクロで試験)。
なおReRAMの記憶素子を構成する抵抗材料や電極材料、メモリセル寸法などの詳細は公表していない。やや不満の残る発表内容だった。
埋め込みクロスポイントメモリの重要技術「セレクタ」
続いて抵抗変化メモリを記憶素子とするクロスポイント(クロスバー)メモリのセレクタ(セル選択素子)に関する研究成果を紹介する(講演番号T05-3)。地味だが、かなり優れた成果だとの印象を受けた。
クロスポイントメモリとは、碁盤あるいは将棋盤の升目のように行列(マトリクス)状にメモリセルを配置したメモリを意味する。行列の行(row)がワード線、列(column)がビット線となり、ワード線とビット線の交差点(クロスポイント)にメモリセルを配置する。メモリセルは記憶素子とセル選択スイッチ素子(セレクタ)を積層した構造をしている。記憶素子とセレクタはいずれも2端子素子である。
クロスポイントメモリは理論的には、平面当たりの記憶密度を最も高められるメモリアーキテクチャだ。またこのクロスポイント構造のメモリセルアレイを上下に重ねることで、比較的簡単に記憶容量を2倍に増やせるというメリットを有する。この構成は「3次元(3D)クロスポイントメモリ」と呼ばれる。
TSMCはさらに、CMOSロジックの上にモノリシックに3次元クロスポイントメモリを積層するタイプの埋め込みメモリを構想した。ロジックとメモリを接続する配線が短いので、高速の動作を期待できる。
低電圧、高速、長寿命のセレクタを開発
セレクタに要求される性能はかなり高い。1.5V以下の低い電圧で動作すること、オフ状態の電流が10nA以下であること、オン状態の電流が100μA前後はあること、スイッチング時間が10ns以下と短いこと、スイッチングサイクルの寿命が10の10乗サイクルを超えること、400℃の高温処理に耐えること、などをTSMCは挙げていた。
一方でセレクタの果たす役割は重要である。メモリセルの読み出し動作では、選択したセルに隣接して読み出し電圧の半分の電圧が加わるセル(ハーフセレクト)が出現する。ハーフセレクトのセルでセレクタはオフ状態を維持し、電流をカットする。またワード線とビット線の電圧低下を防ぐとともに、消費電力を低減する。
セレクタの開発で選択した材料は、シリコンと酸素、テルルの化合物(SiOTe)である。SiOTeは使用温度範囲ではアモルファス状態の絶縁物となる。そして1.1V～1.5Vの電圧を印加すると、短時間で導通状態へと変化する。化合物の組成を調整することで、低電圧かつ高速、長寿命のセレクタを実現した。
スイッチングのしきい電圧は1.1V～1.5V、スイッチング時間は約3ns、スイッチングサイクル寿命は10の10乗サイクルである。オフ電流は3nA(印加電圧0.5V、しきい電圧1.2V)と低く、オンオフ比は10の4乗と高い。
10の11乗サイクルと長寿命の強誘電体トランジスタ
このほか強誘電体不揮発メモリに関連した2件の研究成果をTSMCなどの共同研究グループが発表した。1件は強誘電体をゲート絶縁膜とする強誘電体トランジスタに関する研究成果である(講演番号T13-3)。ゲート絶縁膜を強誘電体(HZO)と金属(TiN)、強誘電体(HZO)の3層構造とするなどの工夫によって10の11乗サイクルという長い書き換えサイクル寿命を達成した。
高い長期信頼性とオンオフ比を両立させた強誘電体トンネル接合
もう1件は、強誘電体膜をトンネル絶縁膜とする不揮発性メモリ技術に関する研究成果である(講演番号T09-4)。金属電極の間に強誘電体のトンネル絶縁膜を挟んだ、「強誘電体トンネル接合(FTJ:Ferroelectric Tunnel Junction)」と呼ぶ3層構造の記憶素子を基本とする。データの記憶には、強誘電体膜の分極の方向によってトンネル電流が変化する現象を利用する。従来の強誘電体メモリと区別するため、「FTJメモリ」と呼ぶこともある。
「FTJメモリ」が従来の強誘電体メモリと大きく違うのは、「非破壊読み出し」であることだ。強誘電体メモリはデータの書き換えだけでなく、読み出しでも分極反転を発生させる。言い換えると、読み出し動作でも強誘電体膜が劣化する。FTJメモリは読み出し動作では分極反転が生じない。このため、原理的には読み出し動作の回数に制限がかからない。
問題は書き換え(分極反転)によって極めて薄い強誘電体膜が劣化することである。強誘電体膜の材料にはHZOと略記されるハフニウム(Hf)とジルコニウム(Zr)と酸素(O)の化合物が良く使われる。特にHfとZrの比率を1対1(50%ずつ)に配分したHZOは良好な強誘電性を示すので、HZOと略記すればこの組成を示すという意味で使われることも少なくない。
しかしトンネル絶縁膜としてのHZOは分極反転による劣化があり、従来は電流のオンオフ比と書き換えサイクル寿命がトレードオフの関係になっていた。例えば10の7乗サイクルの寿命を得た他者の研究成果では、オンオフ比が2.5とかなり低かった。
TSMCなどの共同研究グループは、ジルコニウム(Zr)の比率を90%と大きく高めたHZO膜と、アルミナ(Al2O3)膜を積層したトンネル絶縁膜を考案した。Zrの比率が90%と高いHZO膜は通常、強誘電体ではなく、反強誘電体(AFE:Anti-Ferroelectrics)である。このままでは不揮発性メモリとはならない。ところが中間層(IL:Interfacial Layer)としてアルミナ膜を挿入すると、FTJは強誘電体と類似の分極特性(ヒステリシス)を示すようになる。
試作したFTJは10と比較的高いオンオフ比を維持しながら、10年間のデータ保持期間と、10の8乗サイクルと長い書き換えサイクル寿命を達成した。
TSMCはCMOSロジックの微細化で最先端を走っている。このことは半導体業界ではもちろんのこと、エレクトロニクス業界でも良く知られた事実だ。TSMCの凄さは最先端ロジックだけではなく、「スペシャルティプロセス」と呼ぶメモリやアナログなどのメニューが豊富に用意されていることだ。しかも次世代や次々世代の技術開発を広範囲に継続している。VLSIシンポジウムでは、その一端を垣間見ることができた。