福田昭のセミコン業界最前線

フラッシュマイコンの置き換えを狙うMRAMマイコン

シリコンファウンダリ大手のGLOBALFOUNDRIESが試作した40Mbit(5MB)のマイコン/SoC用埋め込みMRAMマクロ。2017年12月に国際学会IEDMのショートコースで講演したスライドから

 マイコン(マイクロコントローラ)やSoC(Sytem on a Chip)などの埋め込みメモリを狙った磁気抵抗メモリ(埋め込みMRAM)の量産が、シリコンファウンドリ大手によって始まろうとしている。台湾TSMC、米国GLOBALFOUNDRIES(以下は「GF」と表記)、韓国Samsung Electronics(以下は「Samsung」と表記)がそれぞれ、今年(2018年)中には、埋め込みMRAMを搭載したマイコンあるいはSoCの商業生産に入るとみられる。

 TSMCとGF、Samsungが狙うのはいずれも、マイコンやSoCなどが内蔵するフラッシュメモリ(埋め込みフラッシュ)の置き換えである。内蔵のCPUを動かすソフトウェア(プログラムコード)を格納する用途を想定している。

微細化の目処が立たないフラッシュマイコン

 本コラムの前回(参考記事:微細化と高密度化の限界に挑むマイコン/SoCの埋め込みフラッシュ)で述べたように、CMOSロジックのトランジスタが40nm世代から28nm世代、22nm世代へと製造技術を微細化していったときに、埋め込みフラッシュは追従が遅れ、技術ノードの遅れが拡大していった。フラッシュメモリを内蔵するマイコン(フラッシュマイコン)の技術ノードは40nmで停滞している。28nmノードのフラッシュマイコンを量産できているのは、現在のところルネサス エレクトロニクスだけだ。

 ところがCMOSロジックの技術ノードは16/14nm世代が5年~6年前に量産に入っており、10nm世代も量産中である。そして7nm世代の生産が立ち上がりつつある。これに対して埋め込みフラッシュは、22nm世代ですら量産化の目処がたっていない。近い将来に、これらの技術世代で埋め込みフラッシュが実用化される見込みはあまりない。

 そこで埋め込みフラッシュの代わりに、CMOSロジックの微細化に追従できる埋め込み不揮発性メモリとして注目を浴びているのが、埋め込みMRAM(磁気抵抗メモリ)である。

単体MRAMと埋め込みMRAMの違い

 MRAM(磁気抵抗メモリ)は通常、1個のセル選択トランジスタと1個の記憶素子でメモリセルを構成する。記憶素子は「磁気トンネル接合(MTJ)」と呼ばれる、磁気モーメントの方向を制御することによって電気抵抗を変える素子である。このようなメモリセルは、トランジスタを頭文字の「T」、記憶素子を抵抗素子の頭文字「R」で表現した、「1T1R」セルとも呼ばれている。

 そしてMRAMには、単体(スタンドアロン)のMRAMと、埋め込み用のMRAMがある。はじめは単体のMRAMから説明しよう。

 磁気トンネル接合(MTJ)は、DRAMの記憶素子(セルキャパシタ)と同じく、2端子素子である。したがってDRAMと同様にセル選択トランジスタ(MOS FET)のコンタクトに接するように記憶素子を形成できる。そこで単体(スタンドアロン)のMRAM製品は、MOS FETのコンタクトにMTJを形成することで、メモリセルを小さくまとめて高い記憶密度を限界まで追求する。

 MRAMベンチャーのEverspin Technologiesは、1Gbitと大きな記憶容量の単体MRAMをサンプル出荷している。ただし記憶容量当たりの価格は、DRAMよりもはるかに高い。DRAMに比べ、生産数量がきわめて少ないこと、MTJの製造工程が非常に複雑であることがその大きな理由である。

MRAMの記憶素子である「磁気トンネル接合(MTJ)」の構造と動作。MTJは基本的には自由層(磁気モーメントが自由に動ける層)と固定層(磁気モーメントが動けないように固定されている層)、トンネル絶縁層で構成される。自由層と固定層で磁気モーメントの方向が平行か逆向き(反平行)かで、MTJを貫く電流の大きさが変化する

 埋め込み用のMRAMは、単体のMRAMとは製造プロセスが大きく違う。製造にはCMOSロジックの製造技術を使う。CMOSロジックのマイコンやSoCなどが内蔵するメモリであるため、このことは前提条件となる。単体MRAMのメモリセルは、構造が複雑になりすぎて、そのままでは埋め込みメモリには適用しづらい。普通は、CMOSロジック製造との互換性を維持するために、メモリセルの構造を変更する。こういった変更は、フラッシュメモリでも同様である。

埋め込みフラッシュを埋め込みMRAMで置き換える大きなメリット

 フラッシュメモリを埋め込み用途に変更する場合と、MRAMを埋め込み用途に変更する場合の大きな違いは、トランジスタの製造工程だ。埋め込みフラッシュのメモリセルはトランジスタをCMOSプロセス互換に変更する。ロジックのトランジスタと製造工程が重なる。このため、ロジックのトランジスタ技術に大きな変更があると、埋め込みフラッシュのメモリセル技術にも同様の変更が要求される。

 たとえば、CMOSロジックのトランジスタで微細化のためにゲート構造を酸化窒化膜と多結晶シリコンの組み合わせから高誘電率絶縁膜と金属ゲートの組み合わせ(HKMG構造)に変更すると、埋め込みフラッシュのセルトランジスタもHKMG構造にしなければならない。この結果、HKMG構造は埋め込みフラッシュの微細化を阻害する大きな原因となっている。

 これに対してMRAMのメモリセルを埋め込み用途に変更するときは、磁気トンネル接合(MTJ)の製造工程を変える。コンタクトではなく、多層配線の製造工程の途中で磁気トンネル接合(MTJ)を形成する。こうすると、トランジスタ(セル選択トランジスタ)の製造工程と、記憶素子の製造工程が、ほぼ完全に分離される。言い換えると、セル選択トランジスタはCMOSロジックのトランジスタと完全互換にできる。HKMG構造はもちろん、FinFETであっても良い。またバルクシリコンのCMOSではなくてFD-SOI(完全空乏型シリコンオンインシュレータ)のCMOSでも、比較的簡単に埋め込みMRAMを作れる。

 そのほかにも利点はある。書き換えの電圧と電流が低い、書き換えサイクルの回数が多い、メモリ製造のために追加するマスクの枚数が少ない、などだ。一方で弱点もある。設計ルール(加工寸法)で換算したメモリセルの面積は、埋め込みフラッシュよりも大きくなる。たとえば28nmルールや22nmルールなどでは、埋め込みフラッシュの開発そのものが容易ではないので、弱点とは言えないかもしれない。また使用条件によってはハンダ付け工程の高温処理に耐えられることの確認が必要、外部磁界に対するシールドが必要といった課題がある。

 総合的に見ていくと、CMOSロジックの微細化に対応しやすいという「将来性(スケーラビリティ)」が決め手となり、シリコンファウンダリの大手企業が埋め込みMRAMの開発を手がけてきた。そしていよいよ、本格的な量産に入ろうとしている。

単体MRAMと埋め込みMRAMの違い
埋め込みフラッシュを埋め込みMRAMで置き換えることの利点

フラッシュ代替用MRAMとSRAM代替用MRAMがある

 ややわかりにくいのだが、埋め込みMRAMには、2種類のメモリが存在する。1つは、埋め込みフラッシュの置き換えを狙う埋め込みMRAM(フラッシュ代替用MRAM)である。おもな用途はプログラムコードの格納だ。メモリ内容の書き換えはあまり発生しない。その代わり、10年~20年といった長い年月を経ても、データを保持していくことが求められる。

 もう1つは、埋め込みSRAMの置き換えを狙う埋め込みMRAM(SRAM代替用MRAM)である。マイコンやSoCなどでは作業領域(ワークメモリ)として割り当てられるメモリであり、普通はSRAM技術で実現する。ワークメモリなので、メモリ内容の書き換えがひんぱんに発生する。1MHzの書き換えを10年間にわたって連続して実行したと仮定すると、累積の書き換え回数は3.15×10の14乗になる。このため、10の14乗回(100兆回)の書き換えサイクル寿命が要求される。その代わり、データ保存期間は短くてもかまわない。1カ月もあれば、十分である。

埋め込みMRAMにおけるフラッシュ代替用とSRAM代替用の違い

8Mbit~40Mbitの埋め込みMRAMマクロを試作

 そしてシリコンファウンダリ大手が今年から来年にかけて量産を立ち上げようとしているのは、本稿のはじめで述べたように、フラッシュ代替用の埋め込みMRAMである。SRAM代替用を後回しにする理由、あるいは、フラッシュ代替用を先に製品化する理由は、おもに2つある。1つは、先に述べたように埋め込みフラッシュの微細化が限界にきていることである。埋め込みフラッシュ代替の需要が確実に見込めるからだ。SRAM代替の需要はあまり見えていない。もう1つは、技術的な難しさの違いにある。相対的にはフラッシュ代替用MRAMが易しく、SRAM代替用MRAMが難しい。

 このような理由からTSMC、GF、Samsungの3社は、フラッシュ代替用の埋め込みMRAMの研究開発を進めてきた。その一部は、半導体技術の国際学会でいくつか公表されている。TSMCは40nm世代のバルクCMOSロジック製造技術で16Mbitの埋め込みMRAMを、GFは22nm世代のFD-SOI CMOSロジック製造技術で40Mbitの埋め込みMRAMを、Samsungは28nm世代のバルクCMOSロジック製造技術とFD-SOI CMOSロジック製造技術で8Mbitの埋め込みMRAMを試作し、それぞれ国際学会で発表済みだ。このほかTSMCは、28nm技術と22nm技術でフラッシュ代替用埋め込みMRAMを開発中であることを国際学会で明らかにしている。

おもな埋め込みMRAMマクロ(試作品)の概要。各社が国際学会で発表した内容から筆者がまとめた
TSMCが試作したSoCのシリコンダイ写真。16Mbitの埋め込みMRAMのほか、スタンダードセルのロジック回路、SRAM、電子ヒューズ、PLL回路を搭載した。製造技術は40nmのバルクCMOS技術。TSMCが2018年6月に国際学会VLSIシンポジウムで発表した論文から
Samsungが試作した8Mbit埋め込みMRAMマクロのシリコンダイ写真。製造技術は28nmのFD-SOI CMOS技術。Samsungが2018年6月に国際学会VLSIシンポジウムで発表した論文から
おもな埋め込みMRAM技術(フラッシュ代替用)。各社が国際学会で発表した内容から筆者がまとめた

 長期信頼性(書き換えサイクル回数とデータ保持期間)を確認した試験結果や、製品化に不可欠な信頼性品質保証の認証試験(高温高湿バイアスや高温放置バイアス、ハンダ付け耐熱性などの試験)による良好な結果を、国際学会では発表済みだ。製品化に向けた秒読みは、すでにはじまっている。