福田昭のセミコン業界最前線

富士通とソニー、IMW 2021で次世代不揮発性メモリの開発成果を披露

2021年の国際メモリワークショップ(IMW 2021)の開会を告げる講演スライド。チェアパーソンによる開会挨拶(オープニング・リマーク)から

2年連続のバーチャル開催となったIMW

 半導体メモリ技術の研究開発に関する国際学会「国際メモリワークショップ(2021 IEEE 13th International Memory Workshop:IMW 2021)」が、2021年5月16日~20日に開催された。当初はドイツのドレスデンが開催地として予定されていたが、新型コロナウイルス感染症(COVID-19)の影響によってオンラインによる「バーチャルカンファレンス」として実施された。昨年(2020年)のIMWもドイツのドレスデンを開催予定地としていた。しかしCOVID-19の影響によってオンライン開催となっていた。その結果、IMWは2年連続のバーチャルカンファレンスとなった。

 IMW 2021の日程は、5月16日がチュートリアル(技術講座)、17日~20日がメインイベントの技術講演会(テクニカルカンファレンス)である。いずれも講演は録画されており、5月21日以降も参加登録者はWebブラウザ経由で講演を視聴できる。当初の視聴期限は5月31日までだった。しかし視聴期間の延長を望む声が強いことから5月19日には、視聴期限を6月20日まで(参加登録期限は6月15日まで)に伸ばすことが正式に決まった。

投稿論文数と採択論文数の推移(2009年~2021年)。チェアパーソンによる開会挨拶(オープニング・リマーク)から
投稿論文数と採択論文数、採択率の推移(2009年~2021年)。筆者によるカウントをまとめたもの

 IMW 2021の投稿論文数は51件である。技術講演に採択された論文の数は17件と約3分の1にとどまる。投稿論文数は2017年まで減少傾向が続いていた。2018年に初めての日本開催を決めたことで、投稿論文数は5割近く急増した。しかしその後は再び、減少傾向が続いている。

 講演以外では、ポスター発表として採択された論文が11件ある。ポスター発表を含めると、採択率は55%に増える。IMWのバーチャルカンファレンスではポスター発表も口頭講演を録画するので参加登録者から見ると、一般の技術講演とポスター発表の違いはあまりない。

発表論文の分野別内訳。チェアパーソンによる開会挨拶から

 発表論文を分野別にみると、次世代メモリ(Emerging Memory)が43%でもっとも多い。なお次世代メモリには、抵抗変化メモリ(ReRAM)、強誘電体メモリ(FeRAM)、磁気抵抗メモリ(MRAM)などが含まれる。昨年のIMW 2020ではReRAM(11%)、FeRAM(16%)、MRAM(5%)、相変化メモリ(PCM)(11%)の合計が43%だったので、変わっていない。昨年に増加が目立っていたインメモリコンピューティング(およびニューロモルフィック)は17%で、昨年の27%から大幅に減少した。

富士通とベンチャーが2016年に共同開発のスタートを公表

 ここからは発表論文のハイライトを解説していこう。今年は次世代不揮発性メモリと埋め込みフラッシュメモリで興味深い発表があった。本レポートでは、次世代不揮発性メモリの注目論文をご紹介する。次世代不揮発性メモリでは、富士通グループと米国の半導体ベンチャーの共同開発成果が初めて公表されたほか、ソニーセミコンダクタソリューションズとドイツの研究機関による共同開発プロジェクトの最新状況が招待講演で報告された。

 富士通グループと米国の半導体ベンチャーNanteroが次世代の不揮発性メモリ「NRAM(エヌラム)」を共同開発すると公式に発表したのは、2016年8月31日である。およそ5年前のことだ。富士通グループからの共同開発メンバーは富士通セミコンダクターと三重富士通セミコンダクターの2社である。

 共同開発する次世代不揮発性メモリ「NRAM」は、数多くのカーボンナノチューブ(CNT:Carbon Nanotube)を含む薄膜を記憶素子とする。「ナノチューブメモリ(NRAM)」、「NRAM」、「ナノチューブRAM」などと呼ばれる。CNTの薄膜は電圧の印加によって抵抗が大きく変わる可変抵抗素子となる。そして電圧印加を止めても高抵抗状態あるいは低抵抗状態を維持する。このため、不揮発性メモリの記憶素子として利用できる。

 半導体ベンチャーのNanteroは、2001年に米国マサチューセッツ州のボストンで創業した。以降、カーボンナノチューブを使った不揮発性メモリを継続して開発してきた。2010年には記憶容量4Mbitのシリコンダイを250nm(0.25μm)のCMOS技術で試作し、国際学会で技術概要と評価結果を発表済みである。

カーボンナノチューブの構造。炭素原子の連なりが微小な円筒を形成している。Nanteroの公表資料から

 Nanteroはナノチューブメモリの高密度化と量産化を分担する共同開発パートナーを探しており、その相手となったのが富士通グループだった。2016年8月31日時点のアナウンスでは、2018年末までに55nmのCMOS技術によるNRAM混載LSIを商品化するという目標を掲げていた。また単体メモリ(スタンドアロンメモリ)とシリコンファウンダリサービスへとNRAM事業を拡大していく予定だった。

 しかし当初の開発予定は結果として、大幅に遅れていく。2018年始めの時点で、富士通セミコンダクターのシステムメモリカンパニー長を務める松宮正人氏(当時)は、NRAM関連の製品化時期を「2019年の商品化を目指して」と発言している(出典:富士通セミコンダクターのWebサイト)。2019年どころか、2021年5月になっても製品化の発表はなされていない。

64MbitのNRAMを55nmのCMOS技術で試作

 実際には商品化の目標時期から3年ほど遅れて、共同開発の成果が国際学会で発表されたことになる。筆者の知る限りでは、共同開発の成果が公表されるのは初めてのことだ。

 共同開発成果の発表機関は富士通セミコンダクターメモリソリューションとユナイテッド・セミコンダクター・ジャパン、Nanteroである。2016年8月に共同開発の始まりを公表した時点に比べると、富士通グループ側のメンバーがすべて変わっている。富士通セミコンダクターメモリソリューションは、富士通セミコンダクターのメモリ事業部門が分社することで2020年3月31日に設立された。ユナイテッド・セミコンダクター・ジャパンは、三重富士通セミコンダクターを台湾のシリコンファウンダリUMCが買収することで、2019年10月1日に発足した。いずれの動きも、富士通グループ側の研究開発の進行速度に影響がなかったとは言いがたい。

 国際学会IMWで発表したのは、記憶容量が16MbitのNRAMシリコンダイである。製造技術は55nmのCMOSプロセスで、2016年8月に発表した通りだ。記憶容量は、Nanteroが2010年に発表したNRAMから4倍に増えた。製造技術を250nmノードから55nmノードへと大幅に微細化しているので、シリコンダイ面積は逆に減少しているとみられる。なお、いずれも国際学会の発表論文では、シリコンダイ面積を明らかにしていない。

16Mbit NRAMのシリコンダイ写真。シリコンダイの寸法と面積は公表していない。IMW2021で富士通グループとNanteroが共同発表した論文から

 メモリセルは、1個のセル選択用MOS FET(略号はT)と1個のCNT抵抗素子(略号はR)で構成する。「1T1R」と呼ぶ標準的な方式である。CNT抵抗素子は、下層電極(BE)、CNT可変抵抗薄膜、上層電極(TE)の3層構成であり、構造はかなり簡素だ。電極の材料は窒化チタン(TiN)である。

試作したCNT抵抗素子の断面を電子顕微鏡で観察した画像。IMW2021で富士通グループとNanteroが共同発表した論文から

 試作した16Mbitシリコンダイは、すべてのビットが正常に動作した。書き込み性能は、セット動作(低抵抗状態の書き込み)が200ns(電圧2.5V)、リセット動作(高抵抗状態の書き込み)が100ns(電圧3.5V)である。4Mbitの試作シリコンダイ(セット5.0V、リセット4.5V)に比べると、低い電圧で動作した。

 長期信頼性は、埋め込みフラッシュメモリの置き換えには、十分な水準にある。書き換えサイクル数は100万サイクル、データ保持期間は+150℃で10万時間(約11年)を実現した。

カーボンナノチューブメモリの試作例。過去に学会やイベントなどで公表されたデータをまとめたもの

ソニーなどの共同チームが64Kbitの強誘電体不揮発性メモリを試作

 ソニーセミコンダクタソリューションズとドイツのNaMLab gGmbH、Fraunhofer IPM(Institute for Photonic Microsystems)、IHM(Institut für Halbleiter- und Mikrosystemtechnik) at the TU Dresdenは共同で、強誘電体不揮発性メモリ(FeRAM)の開発を進めている。昨年6月に開催された国際学会VLSIシンポジウムでは、64KbitのFeRAMを試作し、性能を評価した結果を発表した。

ソニーセミコンダクタソリューションズなどの共同研究チームが試作した64Kbit強誘電体不揮発性メモリ(FeRAM)の概要とシリコンダイ写真。共同研究チームが2020年6月に国際学会VLSIシンポジウムで講演したスライドから(講演番号TF2.1)

 メモリセルは、1個のセル選択MOS FET(略号はT)と1個の強誘電体キャパシタ(略号はC)で構成する。「1T1C」と呼ぶ、強誘電体メモリとしては標準的な方式である。強誘電体の材料には、2010年代に注目を浴びるようになったハフニウム酸化物の1つ、「HZO(Hf0.5Zr0.5O2)」を採用した。セル選択トランジスタのコンタクトと第1層金属配線(M1)の間に、強誘電体キャパシタを作り込んでいる。製造技術は130nmのCMOSプロセスである。試作した64Kbit FeRAMは、すべてのビットが正常に動作した。

メモリセルの構造(左)と強誘電体キャパシタの製造プロセス(中央)、メモリセルの断面観察写真(右)。ソニーセミコンダクタソリューションズなどの共同研究チームが2020年6月に国際学会VLSIシンポジウムで講演したスライドから(講演番号TF2.1)

 今回のIMW2021では、改良版の64Kbit FeRAMを発表した。大きな違いは、強誘電体キャパシタのHZO膜を8nmと薄くしたこと。従来の試作チップではHZO膜の厚みが10nmあり、書き換え電圧が2.5Vとやや高めだった。HZO膜を8nmと薄くすることによって、書き換え電圧を2Vに下げた。

 書き込み時間は電圧が2Vのときに16ns、読み出し時間は電圧が2Vのときに14nsとかなり短い。

書き込み時間(左)と読み出し時間(右)の測定結果。横軸が時間、縦軸が電圧、プロットの緑色はすべてのビットが正常に動作したこと、プロットの赤色はビット不良が発生したことを示す。32Kbitのメモリセルアレイを動作させた結果(メモリセル面積は0.2平方μm、HZOの膜厚は8ns)。IMW2021でソニーセミコンダクタソリューションズなどの共同研究チームが発表した論文(論文番号2-1)から

 書き込み電圧を下げるとともに、長期信頼性を高めた。4Kbitのアレイで書き換えサイクル寿命をテストしたところ、10の8乗サイクルでもビット誤りはまったく発生しなかった(書き込み電圧3.5V、書き込み時間100ns、温度85℃)。また1ppmの誤り率を許容すると、書き換えサイクル寿命は3×10の18乗サイクル(書き込み電圧2V、書き込み時間100ns、温度85℃)と大幅に伸びると推定した。推定通りの寿命であれば、不揮発性の埋め込みSRAMを実現できることになる。

DRAMおよびSRAMと強誘電体メモリの性能比較。表中の右端が今回の開発成果。IMW2021でソニーセミコンダクタソリューションズなどの共同研究チームが発表した論文(論文番号2-1)を基に、筆者が作成したもの

 NRAMとFeRAMはいずれも、まだ性能の限界が見えていない。両者の開発が今後、さらに進むことを期待したい。