福田昭のセミコン業界最前線
富士通が米社と共同開発する次世代メモリの恐るべき正体(後編)
2016年9月26日 06:00
カーボンナノチューブ(Carbon Nanotube: CNT)を記憶材料とする次世代の不揮発性メモリ「NRAM(nanotube RAM)」。富士通セミコンダクターと生産子会社の三重富士通セミコンダクターが半導体メモリ技術を、米国のNRAM開発ベンチャーNanteroがカーボンナノチューブ(CNT)技術を提供することで、半導体製品を共同開発すると3社が8月31日に発表した(既報)。
本コラムの前編では、「NRAM」の恐るべき潜在力を解説した。具体的には、2001年にNanteroが設立され、2010年～2011年に初めて公表された研究開発成果の概要までを振り返った。0.25μmの微細加工技術で4MbitのNRAMシリコンダイを試作し、その高い性能を2010年に国際学会で公表した。低い書き込み電流と低い書き込み電圧、長い書き換えサイクル寿命、高い耐熱性(長いデータ保持特性)といった特長を示し、「理想のメモリ」にかなり近づける潜在力を有していることをNanteroは見せつけた。
後編では、2012年から現在(2016年9月)までに公表された資料から、NRAMの進展を追うことにする。
始めは前編で述べた基本的な知識をおさらいしよう。まずCNTとは、数多くの炭素原子が繋がった円筒形の構造体を指す。通常は炭素原子が六角形(厳密には「六員環」と呼ぶ)の各頂点に位置しており、六角形が蜂の巣のように連なっていくことで、直径がナノメートル(nm)級の微細な円筒を形成する。電気的には金属、あるいは半導体となる。
記憶素子は、数多くのCNTを内蔵する薄膜である。隣り合うCNTが接触していると電気が流れ、抵抗が低い状態となる。電圧をCNT薄膜に対して垂直に印加することで、隣接するCNTを接触させる。これがセット動作である。印加電圧は-2V前後とかなり低い。
セット動作とは逆方向に電圧を印加すると、隣接するCNTが分離する。電気が流れにくくなり、高抵抗状態となる。これがリセット動作である。印加電圧は+3V前後とこれもかなり低い。
2011年の時点でセット動作に必要なパルス電圧の時間は500ns、リセット動作に必要なパルス電圧の時間は50nsとかなり短いことが分かっていた。
読み出しの動作に必要な電圧パルスの長さは、セット動作後(低抵抗状態)が50ns、リセット動作後(高抵抗状態)が30nsとこれもかなり高速である。読み出しの印加電圧は約1Vと低い。
カーボンナノチューブの接触と分離を電子顕微鏡で確認
2011年以降、Nanteroの研究開発が公になるまでには、しばらく期間を置く。2014年になると、国際学会「VLSIシンポジウム」で研究成果が発表される。中央大学理工学部の竹内健教授率いる研究グループ(竹内研究室)が共同開発のパートナーとなり、メモリセルの評価結果を中央大学とNanteroで共同発表した。続く2015年には、IEEEの論文誌「Transactions on Electron Devices」で中央大学竹内研究室とNanteroが共同開発成果を公表する。そして2016年夏のフラッシュメモリサミット(FMS)では、中央大学竹内研究室とNanteroが共同でNRAMメモリセル開発の現況を報告した。
公表された一連の研究成果の中でも興味深いのは、CNTの実際の動きを捉えたことだろう。隣接するCNTの距離がセット動作によって縮まり、リセット動作によって広がることを電子顕微鏡観察によって確認した。
観察と評価の結果、セット動作とリセット動作のモデルには修正が加えられた。CNTは、2つの電極(トップ電極とボトム電極)から互いの電極に向かって伸びるように存在する。両電極から伸びるCNT群が接触するのは、電極間の中央よりもボトム電極寄りになる。セット動作では、電極間を繋ぐように近接するCNTに引力が働く。トップ電極の高温化による格子振動は弱く、反発力とはならない。このため、近接するCNTが接触して電流の経路を形成する。リセット動作ではボトム電極の高温化による格子振動が強く働き、近接するCNT同士の反発力が強まる。このため、CNTが分離し、電流の経路が消失する。
書き込み性能と書き換え寿命を大きく改良
書き込み性能と書き換えサイクル寿命は、大きく改良された。4Mbitシリコンダイと同じ直径140nm程度のCNT記憶素子で測定した結果である。
書き込み性能ではセット動作の電圧は-2V、パルス幅20nsとパルス幅が大きく短縮された。ただし電流は20μAと2011年時点の公表値に比べると増加した。リセット動作の電圧は+3V、パルス幅20nsとパルス幅がやや短くなった。電流は15μAで変わらない。
書き換えサイクル寿命は2011年の時点で10億回(10の9乗回)と、既に優れた性能を発揮していた。それが2014年のVLSIシンポジウムでは1,000億回(10の11乗回)と100倍に伸びた。さらに2016年のフラッシュメモリサミットでは、書き換え寿命が1兆回(10の12乗回)に達しても目立った劣化が見られないことが報告された。
2bit/セルの多値記憶が可能
NRAMのメモリセルでは、高抵抗状態(HRS)と低抵抗状態(LRS)の抵抗値に100倍を超える違いがある。そこで、記憶素子に4通りの抵抗値を与える2bit/セル(MLC)方式の多値記憶を試した。2016年のフラッシュメモリサミットでは、その結果を講演で見せていた。最も抵抗値の低い状態が10の5乗Ω、次に低い状態が4×10の5乗Ω、次が2.8×10の6乗Ω、最も抵抗値の高い状態が1.3×10の7乗Ωである。200回の読み出しを繰り返しても、4通りの抵抗状態は安定に維持されていた。
ラストレベルキャッシュを置き換える可能性も
これらの優れた性能から分かるのは、NRAMは次世代大容量不揮発性メモリ(ストレージクラスメモリ)の本命となる潜在力を有していることだ。書き換え寿命が1兆回以上と膨大なこと、高温データ保持特性に優れていること、書き換え電流が少ないことなどは、いずれも過去の候補技術と同等あるいは超える性能を示している。
懸念材料は微細化である。今のところ、140nmと大きな寸法の記憶素子で測定したデータしかない。富士通グループは55nmのCMOS製造プロセスに適用すると表明しているので、55nmプロセスに整合する大きさにCNT薄膜を微細化できるかどうかは、今後を左右する重要なファクターだ。
これまでに述べてきた特長を維持したまま、55nm程度にまで微細化できれば、適用範囲は大きく広がる可能性が高い。富士通グループが開発を表明しているSoC用メモリでも、不揮発性を活かしたストレージ的なメモリだけでなく、膨大な書き換え可能回数を活かしたラストレベルキャッシュへの適用が見えてくる。将来が非常に楽しみだ。
