福田昭のセミコン業界最前線

高密度の埋め込みフラッシュ技術をSamsungとGFがIMW 2021で発表

「3度目の正直」となるか、来年はドイツのドレスデンで開催へ

IMW 2021の閉会(クロージング)を告げる最初のスライド。チェアパーソンによる閉会挨拶(クロージング・リマーク)から

 半導体メモリ技術の研究開発に関する国際学会「国際メモリワークショップ(2021 IEEE 13th International Memory Workshop(IMW 2021))」が、前回(昨年5月に開催)に続き、バーチャルカンファレンスとして2021年5月16日~19日に開催された。最終日である5月19日には、恒例の閉会挨拶(クロージング・リマーク)が実施された。

 閉会挨拶では始めに、IMW 2021の参加登録者数を公表した。参加登録者数は251名である。前回の192名から、大幅に増えた。前々回の米国(カリフォルニア州モントレー)開催と比べても、多くの参加者を集めた。

参加登録者数の推移(2014年~2021年)。チェアパーソンによる閉会挨拶(クロージング・リマーク)から

 参加登録者数の地域別内訳は、アジア地域が50%、米州地域が28%、欧州地域が22%となっている。前回はアジアが44%、米州が34%、欧州が21%だったので、アジアが増えて米州が減少した。

地域別の参加登録者数の割合。チェアパーソンによる閉会挨拶(クロージング・リマーク)から

 閉会挨拶では、次回の開催場所とチェアパーソンを公表することが恒例となっている。過去、国際メモリワークショップ(IMW)は初回(2009年)の米国(カリフォルニア州モントレー)から、アジア、米国、欧州、米国、アジア、米国という順番で開催されてきた。隔年で米国開催、隔年でアジアまたは欧州で開催、という順序である。

 2019年は米国で開催したので、前回(2020年)は当初、欧州(ドイツのドレスデン)で開催を予定していた。しかしCOVID-19(新型コロナウイルス感染症)の世界的な流行により、バーチャルカンファレンスとなった。そして前回の閉会挨拶(クロージング・リマーク)では、2021年の開催予定地としてドイツのドレスデンを挙げていた。しかしCovid-19の世界的な流行は続き、再びバーチャルカンファレンスとして開催した。

 来年(2022年)の国際メモリワークショップ(IMW 2022)は、ドイツのドレスデンで開催を予定する。2度の先送りとなった格好だ。「3度目の正直」となることを期待したい。

国際メモリワークショップ(IMW)の開催地一覧(2009年~2022年)。2021年までは実績、2022年は予定。過去の資料を基に筆者がまとめた
来年(2022年)のIMWはドイツのドレスデンで開催を予定する。詳しい日程はまだ公表されていない。恒例通りの日程だとすると、2022年の5月中旬だと思われる。チェアパーソンによる閉会挨拶(クロージング・リマーク)から

 なお、ドレスデンはドイツの東南端に位置する古都で、東南端の州であるザクセン州の州都でもある。閉会挨拶での説明によるとドレスデンとその周辺には数多くの半導体メーカーや製造装置メーカー、材料メーカーなどが拠点を構えており、さらにはマイクロエレクトロニクス関連の大学と研究機関が存在する。

 このため、ドレスデンとその周辺地域は「シリコン・サクソニー(Silicon Saxony)」と呼ばれる。地域のハイテク業界団体「Silicon Saxony e.V.」によると、半導体を含めたマイクロエレクトロニクスと情報通信技術関連の企業は約2,500社、従業員数は7万500名に達するという。

28nmロジックと互換の自動車グレード埋め込みフラッシュ

 以下の前回の本コラムで述べたように、今年のIMW 2021では次世代不揮発性メモリと埋め込みフラッシュメモリで興味深い発表があった。次世代不揮発性メモリの発表内容は本コラムの前回でご報告した。今回は埋め込みフラッシュメモリのハイライトをご説明する。

 本コラムで2018年にレポートしたように、埋め込みフラッシュメモリの微細化は40nmロジック~28nmロジックでほぼ限界に達しつつある。データの書き込み(プログラム)と消去(イレーズ)に高い電圧を必要とするため、メモリセルをあまり小さくできないからだ。この結果、設計ルールに対するメモリセル面積の相対的な大きさは、40nm~28nmを境に急激に増大する。言い換えると、微細化の意味が薄れる。

埋め込みフラッシュの設計ルール(F)とメモリセル面積(Fの2乗で換算した値)。主な国際学会での発表値を基に筆者がまとめたもの。ちなみに28nm世代の「45」は2017年にSamsung Electronicsが国際学会VLSIシンポジウムで発表した値(一部推定を含む)

 にも関わらず、Samsung Electronics(以降はSamsungと表記)は2017年に28nm世代の埋め込みフラッシュメモリを国際学会で発表してから、継続して改良を重ねてきた。具体的には動作温度の上限を伸ばすことで、応用範囲を広げてきた。2017年に発表した埋め込みフラッシュ(eFlash)技術では、動作温度の上限が105℃だった。その後、上限を125℃に伸ばした。今回の発表では、上限を150℃とさらに伸ばした。自動車用半導体のグレード1(Auto G1)に対応する信頼性水準である。

 開発した埋め込みフラッシュのメモリセルは、記憶技術がフローティングゲート(浮遊ゲート)方式、トランジスタ技術がスプリットゲート方式である。独立にワード線(読み出しゲート)、浮遊ゲート、制御ゲート(コントロールゲート)、消去ゲートを備える。セル面積は明らかにしていない。

 製造工程は始めにフラッシュメモリのセルを作製し、その後にロジックのトランジスタを作製する。ロジック回路のマクロ(IP)は、変更せずにそのまま使える。製造技術は28nm世代のHKMG(高誘電体金属ゲート)CMOSロジック技術である。

28nmのCMOSロジックに埋め込むフラッシュメモリセルの製造工程(左)とセルの断面構造図(右)。メモリセルは「ESF3(Third Generation Embedded SuperFlash Memory Cell)」技術と類似の構造である。IMW2021でSamsungが発表した論文から

 試作した埋め込みフラッシュのマクロは、記憶容量が20Mbit(4Mbit✕5バンク)、入力バスが144bit幅、出力バスが288bit幅、電源電圧が1.0Vと1.8V、動作温度範囲が-40℃~+150℃、書き換えサイクル数が10万サイクル、書き込み(プログラム)時間が25μs、消去(イレーズ)時間がページ当たり2msである。読み出し時間はコード領域が25ns、データ領域が12.5nsとかなり短い。データ保持期間は+150℃で15年間を確保していると推定する。

試作した埋め込みフラッシュの主な性能(製品仕様ではない)。IMW2021でSamsungが発表した論文から
試作した20Mbit埋め込みフラッシュマクロの書き換えサイクル特性。10万回の書き換えサイクルを経ても、十分な読み出しマージンを確保している。IMW2021でSamsungが発表した論文から

 Samusungはまた、記憶容量が32MbitのSRAMを28nm世代のHKMG CMOSロジックで試作し、Auto G1の信頼性水準を満たすことを示した。自動車用マイコンやSoCなどは通常、作業用メモリ(ワークメモリ)としてSRAMを内蔵する。このため、埋め込みフラッシュとともにSRAMも評価してみせた。

 そしてSRAMと埋め込みフラッシュの両方に対し、自動車用半導体の信頼性試験(AEC-Q100規格)を実施し、十分な信頼性を備えていることを示した。これらのマクロはすでに、量産が可能な状態にあるという。

AEC-Q100の試験内容と結果。試験項目は上からHTOL(高温動作寿命)、Endurance(書き換えサイクル)、HTDR(高温データ保持期間)、LTDR(低温データ保持期間)、HTOL、uHAST(バイアスなし高度加速ストレス)、TC(温度サイクル)。全てに合格した。IMW2021でSamsungが発表した論文から

追加のマスクが3枚と少ない22nm世代の埋め込みフラッシュ

 フローティングゲート方式の埋め込みフラッシュ技術が共通して抱える弱点に、CMOSロジックと比べてプロセスのマスク枚数がかなり増えるということがある。例えば代表的なセル技術である「ESF3」だと、追加のマスクはおよそ11枚に達する(GLOBALFOUDRIESによる)。

 この弱点を解消するために、単層の多結晶シリコンによるフローティングゲートだけを基板上に形成し、基板側のゲートと結合させる埋め込みフラッシュ技術がすでに提案されている。

 ただしこの技術は結合容量を稼ぐためにゲートの面積を大きめに確保する必要があり、さらにはゲート間の分離スペースが大きくなってしまう。このため、微細化に向かない。技術世代では130nmプロセスが微細化の実用的な限界となっている。

 そこでGLOBALFOUDRIES(以降は「GF」と表記)は、FD-SOI基板を使ってフローティングゲートを縮小した埋め込みフラッシュ技術を考案し、22nmのFD-SOI CMOSロジックでメモリセルを試作した。そして試作結果の一部をIMW 2021で公表した。

 この技術ではSOI層がゲートとなるので、結合容量が相対的に増加するほか、ゲート間の分離スペースを小さくできる。さらに、ロジックのプロセスに追加するマスクは、3枚と少ない。

単層の多結晶シリコンを追加するだけで済む埋め込みフラッシュセルの断面構造。上(a)は従来のバルクシリコンを基板とする構造。下(b)はGLOBALFOUNDRIES(GF)が開発したFD-SOIを基板とする構造。制御ゲートと消去ゲートをSOI層に作り込んだ。IMW2021でGFが発表した論文から

 試作した埋め込みフラッシュのメモリセル面積は0.108平方μmで、単層多結晶シリコン技術による埋め込みフラッシュとしては従来の50分の1以下ときわめて小さい。書き込み(プログラム)電圧は+15V(電圧パルス幅10ms)、消去(イレーズ)電圧は-10.5V(同10ms)である。

 書き換えサイクル寿命は1,000サイクル(24個のメモリセルで測定)まで確認した。データ保持期間は10年間(32個のメモリセルで測定、50サイクルの書き換え(書き込み電圧+16V(5ms)、消去電圧-11V(5ms))後に温度+125℃および+25℃で保持)と推定した。+125℃で10年後の読み出しマージンは推定500mV、+25℃で10年後の読み出しマージンは推定2.5Vである。

書き換えサイクル特性の測定結果。IMW2021でGFが発表した論文から
データ保持特性の測定結果。IMW2021でGFが発表した論文から

 なおGFは、22nm世代のFD-SOI CMOSロジック技術で製造するマイコンやSoCなどには埋め込みフラッシュではなく、埋め込みMRAMをコード格納用メモリとして提供している(参考記事:フラッシュマイコンの置き換えを狙うMRAMマイコン)。今回発表した埋め込みフラッシュ技術は、書き換えサイクル数が1,000回以下のOTP(One Time Programmable)メモリとMTP(Multiple Time Programmable)メモリに応用するつもりのようだ。