福田昭のセミコン業界最前線

富士通が米社と共同開発する次世代メモリの恐るべき正体(前編)

カーボンナノチューブの構造。六角形の頂点に位置する小さな球体が炭素原子 ※Nanteroの公表資料から

 富士通グループの半導体メーカーである富士通セミコンダクターが、米国の技術開発ベンチャーと共同で次世代不揮発性メモリを開発すると発表したのは、8月31日のことだ(富士通セミコンとNantero、カーボンナノチューブを利用した次世代不揮発性メモリ「NRAM」開発で協業)。

 厳密には富士通セミコンダクターと生産子会社の三重富士通セミコンダクター、米国のNanteroの3社で、カーボンナノチューブ(Carbon Nanotube)を記憶材料とする次世代の不揮発性メモリを共同開発し、2018年末までにこの不揮発性メモリを内蔵するSoCを商品化する。SoCの後には、単体のメモリ製品も開発する計画である。

 カーボンナノチューブとは、数多くの炭素原子がつながった微小な円筒形の構造体を指す。通常は炭素原子が六角形の各頂点に位置しており、六角形が蜂の巣のように連なっていくことで直径がナノメートル(nm)級の微細な円筒を形成する。電気的には金属、あるいは半導体となる。

 カーボンナノチューブを不揮発性メモリの記憶素子に使うというアイデアは、かなり珍しい。半導体の研究開発コミュニティでカーボンナノチューブの応用として想定してきたのは、配線、それからトランジスタのチャンネルだからだ。

 カーボンナノチューブは、許容可能な電流密度が銅配線よりも遥かに高い。そこで銅配線に換わる次世代の配線材料として研究が進められている。またカーボンナノチューブは、電子の移動度が非常に高い。そこでトランジスタのチャンネルにカーボンナノチューブを使用した次世代の超高速トランジスタが研究されている。

隣接するカーボンナノチューブの距離を制御

 米国の技術開発ベンチャーであるNanteroは、2001年にマサチューセッツ州のボストンで設立された。カーボンナノチューブを使用した不揮発性メモリを一貫して開発してきた企業である。同社は開発してきたメモリを「NRAM(Nanotube RAM)」と呼称している。

 NRAMとはどのようなメモリなのだろうか。粗く言ってしまうと、抵抗変化メモリ(ReRAM)に分類される。ただし、通常のReRAMは金属酸化膜を記憶素子に使っているので、カーボンナノチューブを使うNRAMはReRAMの一部ではなく、独自のカテゴリに分類すべきだろう。

 NRAMの動作原理は、隣接するカーボンナノチューブの距離を調整することで抵抗値を制御するというもの。隣接するカーボンナノチューブが接触(あるいは近接)していると接触点を通じて電流が流れるので、抵抗値が低くなる。ReRAMの低抵抗状態(LRS)に相当する。そして隣接するカーボンナノチューブが離れていると電流が流れず、抵抗値が高くなる。ReRAMの高抵抗状態(HRS)に相当する。

 メモリセルは、1個のトランジスタと1個の記憶素子(数多くのカーボンナノチューブによる薄膜)で構成する。1個のセル選択トランジスタと1個の記憶素子でメモリセルを構成するのは、相変化メモリや磁気メモリ、抵抗変化メモリといった次世代不揮発性メモリと類似の構成であり、ごく普通だと言える。

カーボンナノチューブ群の電気抵抗を制御する原理。左図が高抵抗状態(HRS)あるいはオフ状態。隣接するカーボンナノチューブが離れており(赤色の点)、電極間に電流がほとんど流れず、抵抗値が高くなる。右図が低抵抗状態(LRS)あるいはオン状態。隣接するカーボンナノチューブが接触しており(黄緑色の点)、電極間に電流が流れ、抵抗値が低くなる ※Nanteroの公表資料から
NRAMのメモリセル。トランジスタの右側にあるのが、カーボンナノチューブの記号 ※Nanteroが2010年に国際学会「ESSDERC/ESSCIRC」で発表した論文から

 普通でないのは書き込み動作、すなわち、カーボンナノチューブ同士の物理的な位置の調整である。リセット動作(高抵抗状態の書き込み動作)に必要な電圧は約3Vと低い。カーボンナノチューブに格子振動を起こすことで、隣接するカーボンナノチューブを離す。セット動作(低抵抗状態の書き込み動作)に必要な電圧は極性が逆となり、約-2Vとさらに低い。電圧印加に伴う静電力によって隣接するカーボンナノチューブを接触させる。いずれも動作後は、電源を切っても同じ状態を維持する。Nanteroの公表資料は、NRAMの動作を上記のように説明する。

 この説明で納得する半導体メモリ技術者はたぶん、いないだろう。公表されていない膨大なノウハウが存在する。それはNanteroが2011年8月のフラッシュメモリサミット(FMS)で、133件を超える米国特許を取得済みだと述べていることからも類推できる。ノウハウの一部が米国特許として公開され、それが133件を超える、と考えられるからだ。

2010年に4Mbitの試作チップを国際学会で発表

 Nanteroが研究開発成果を公表し始めたのは、設立から9年後の2010年とみられる。この年の秋に半導体技術の国際学会「ESSDERC/ESSCIRC」で記憶容量が4Mbitのシリコンダイの試作結果を発表したからだ。翌年の夏にはフラッシュメモリ業界のイベント「フラッシュメモリサミット(FMS)」で、同社の活動に関するプレゼンテーションを実施した。

 FMSの講演スライドを見ると、Nanteroの研究開発が進化していった様子がよく分かる。設立翌年の2002年には、標準的な半導体製造プロセスの中でカーボンナノチューブを作成するとともに、NRAMのスイッチング動作を確認した。続く2003年には、CMOSプロセスとCNTプロセスを組み合わせることに成功した。2005年にはCNTを使用したICを試作するとともに、直径が22nmと微細な記憶素子を製造した。2007年ころにはNRAMの試作に成功していたとみられる。4MbitのNRAMを製造し、スペースシャトルに搭載して大気圏外環境での性能を評価した。

2001年から2010年までのNanteroの歩み(NRAM開発の進展) ※NanteroのFMS 2011での講演スライドから

 これらの歩みを見ると、スペースシャトルでの評価が完了したことから、試作チップの対外発表に踏み切ったことが窺える。実際、国際学会「ESSDERC/ESSCIRC」で発表された4Mbitチップの完成度はかなり高い。

 試作チップの製造技術は0.25μmのCMOSプロセス。金属配線の層数は少なくとも4層はある。第3層金属配線と第4層金属配線の間に、カーボンナノチューブの記憶層を配置した。記憶層の直径は約140nm。メモリセルの選択トランジスタはnチャンネルMOS FETである。シリコンダイ寸法とメモリセル面積はいずれも公表していない。

4Mbit NRAMのシリコンダイ写真。ダイ寸法は公表していない ※Nanteroが2010年秋に国際学会「ESSDERC/ESSCIRC」で発表した論文から

次世代不揮発性メモリの中では群を抜く消費電力の低さ

 書き込み動作に必要な電圧パルスの期間は、リセット動作が約50ns、セット動作が約500nsとかなり短い。書き込み動作に必要な電流はリセット動作が約15μA、セット動作が約1μAと低い。相変化メモリ(PCM)およびスピン注入磁気メモリ(STT-MRAM)と比べても、かなり低い値だ。

 読み出し動作に必要な電圧パルスの期間は、セット動作後(低抵抗状態)の読み出しが50ns、リセット動作後(高抵抗状態)の読み出しが30nsと、これもかなり短い。読み出しに必要な電流は、セット動作後が2μA~3μA、リセット動作後が10μA未満と低い。なお読み出し電圧は約1Vである。

 これらのデータから、NRAMが次世代不揮発性メモリの中では群を抜いて消費電力が低い、ということが分かる。4Mbitの小容量チップとはいうものの、高速、低消費、低電圧を6年以上前に達成していたというのは凄いことだ。

書き換え寿命と耐熱性にも極めて優れる

 凄いのはこれだけではない。書き換えサイクル寿命と耐熱性にも優れていた。2011年のフラッシュメモリサミットで、Nanteroはその優れた特性を披露した。

 セット動作とリセット動作の繰り返しによる書き換えサイクル寿命は、10億回を超えていた。しかも10億回を超えても、劣化の兆しが見られない。この水準の書き換え寿命を達成できる不揮発性メモリは、強誘電体メモリと磁気メモリだけだろう。相変化メモリと抵抗変化メモリに至っては、100万回ほどの書き換え寿命を確保するのが精一杯だ。

書き換えサイクル寿命の特性 ※NanteroのFMS 2011での講演スライドから

 耐熱性はさらに素晴らしい。300°Cの高温放置でデータの保持期間が10年を超える。こうなるとむしろカーボンナノチューブではなく、シリコンの部分で不具合が起こることを心配してしまうほどの耐熱性である。工業用は当然のこと、自動車用(パワートレイン部分)にも採用が可能だ。

高温放置によるデータ保持特性 ※NanteroのFMS 2011での講演スライドから

 NRAMは学会発表レベルとは言え、5年前の時点でこれだけの実力を見せつけた。さらに5年が経過した現在、NRAMはさらに凄くなっているはずである。これについては後編で詳しく説明したい。