福田昭のセミコン業界最前線
東芝-WD連合の3D NAND、製品の量産にSamsungの技術を採用
2019年12月12日 11:00
キオクシア(東芝メモリ)-Western Digital(WD)連合の3D NANDフラッシュメモリは製品の量産にSamsung Electronicsの3D NANDセル技術を採用している。このことが、正式に明らかになった。
東芝が開発した3D NAND技術「BiCS」
東芝メモリ(以下は「東芝」と表記)は2007年に国際学会VLSIシンポジウムで3D NANDフラッシュメモリのセル技術をはじめて発表し、この技術「BiCS(Bit-Cost Scalable、ビックスと呼称)を3D NANDフラッシュ技術のブランド名として使ってきた。
BiCS技術の特徴は2つある。1つは「パンチアンドプラグ(Punch and Plug)」技術と呼ぶプロセスである。チャンネルに相当する細長く膨大な数のホール(シリコンダイ表面に対して垂直方向の穴、「メモリホール」と呼ぶ)を一括して空ける工程(パンチ工程)と、メモリホール内部にチャンネルとなる多結晶シリコンを一括して成膜する工程(プラグ工程)で構成する。
もう1つは「ゲートファースト(Gate First)」と呼ぶプロセスである。3D NANDのメモリセルは、ゲート薄膜(ワード線)と絶縁膜(セル間の素子分離膜)を交互に積層することで形成する。たとえば64個のフラッシュメモリセルを縦に積み重ねる場合は、ゲート薄膜(多結晶シリコン膜)と絶縁膜のペアを少なくとも64ペア、成膜する。「ゲートファースト」プロセスでは、成膜したゲート薄膜(多結晶シリコン膜)をそのまま、ゲート電極(ワード線)に使う。
東芝とWD(元々はSanDiskだったがWDに買収された)は3D NAND技術が登場する以前からNANDフラッシュメモリの共同開発と共同量産で連合を組んできた。現在でも連合を維持している。両社は、同じ構造のフラッシュメモリを製造する関係にある。
Samsungが開発した3D NAND技術「TCAT」
Samsung Electronicsが開発して学会で発表した3D NANDセル技術は「TCAT(Terabit Cell Array Transistor)」と呼ばれる。TCATも「パンチアンドプラグ(Punch and Plug)」技術を使っており、基本的なコンセプトはBiCSと変わらない。違うのはゲート電極の製造プロセスである。TCATでは「ゲートリプレイスメント(Gate Replacement)」、あるいは「ゲートラスト(Gate Last)」と呼ぶプロセスを独自に開発した。
TCAT技術の「ゲートリプレイスメント」プロセスでは、ゲート層に多結晶シリコン膜ではなく、窒化シリコン膜を使う。したがってはじめは、セル間絶縁膜(材料は二酸化シリコン膜(以下は「酸化膜」と表記)と窒化シリコン膜(以下は「窒化膜」と表記)を交互に積層した多層膜を形成する。パンチアンドプラグによってメモリホールを形成してチャンネルを多結晶シリコンで埋める。ここまではBiCS技術と似ている。
BiCS技術と大きく違うのはここからだ。メモリホール間の多層膜に切り込み(スリット)をエッチングによって作る。スリットを通じて窒化膜をエッチングによって取り除く。そしてチャージトラップ(電荷捕獲)層やトンネル層、ブロック層となるゲート絶縁膜を側壁に成膜し、窒化膜のあった部分の穴を金属(タングステン)で埋める。それから余分なタングステンをエッチングで取り除く。
Samsungは同社の3D NANDフラッシュ技術を「V-NAND」と呼称してブランド化してきた。V-NAND技術はTCAT技術を基本とする。BiCS技術に比べるとプロセスは複雑ではあるものの、ワード線(ゲート電極)の抵抗が低いという大きな利点がある。ワード線抵抗の低さは、フラッシュメモリの性能向上に大きく寄与する。
ワード線の抵抗を下げるためにSamsungの技術を選択
上記のような経緯があるにも関わらず、東芝-WD連合は3D NANDフラッシュメモリの製品に、TCATと類似のメモリセル構造を採用していた。このことが正式に明らかになったのは、2019年12月8日に開催された国際学会IEDMのショートコースだとみられる。
Western Digital(WD)が3D NANDフラッシュ技術について講演し、東芝がこれまで国際学会で公表してきたBiCS技術の構造ではなく、SamsungのTCAT技術と類似したメモリセル構造をスライドで示したのだ。TCAT技術と同様の「ゲートリプレイスメント」プロセスである。窒化膜を除去してゲート絶縁膜を形成し、タングステン金属(ワード線)を埋め込んだ。
ショートコースにおける講演直後の質疑応答では、WDの講演者は「すべての製品」でタングステン金属ゲートの「ゲートリプレイスメント」プロセスを採用していること、また書き込みと読み出しの性能を高めることが「ゲートリプレイスメント」プロセスを選択した理由だと説明していた。
ここで疑問となるのは「すべての製品」が何を意味するかだ。東芝-WD連合が3D NANDフラッシュメモリの量産を本格的に開始したのは64層の3D NAND製品(技術世代は「BiCS3」)から、時期としては2017年からなので、この世代からの可能性が高い。2016年12月に東芝はアナリスト向け説明会で「BiCS3」技術の概要を公表している。このときに使われたスライドを再び眺めると、メモリセルの構造が「ゲートリプレイスメント」プロセスに見えるのだ。
東芝とWDの公表資料から見えるメモリセル構造の違い
じつは、東芝-WD連合がSamsungの「ゲートリプレイスメント」プロセスとタングステン金属ゲートを製品に採用していることは、3年ほど前からフラッシュメモリ業界では噂になっていた。このことを東芝は、かなり意図的に隠してきたようだ。「採用していない」とはもちろん言わないが、「採用している」とも公式には表明しない。曖昧な状態が続いていた。
東芝が国際学会のチュートリアル講演などで公表した資料を調べると、「BiCS」技術と「パンチアンドプラグ(Punch and Plug)」技術を前面に押し出しており、「ゲートリプレイスメント」プロセスにはふれていない。メモリセル構造の図面は先程のアナリスト向け説明会のスライドと違い、BiCS技術の多結晶シリコンゲート(すなわちゲートファーストプロセス)を使っているとうかがわせるものになっている。
ただし2018年12月の国際学会IEDMのショートコースで東芝メモリが公表したスライドでは、ゲートを「金属(metal)」と表記しており、「制御ゲート(CG)」とあいまいに表記していたそれまでの記述から、一歩だけ進んだものになった。ただし構造図そのものは、従来のBiCSのままである。東芝はシリサイド技術によってワード線の抵抗を下げる技術を学会で発表しているので、この「金属」はシリサイド技術を指すのかもしれない。
一方、WDが公表してきた3D NANDセルの構造図面は、2016年までは東芝と同様なものだったのが、2017年からは「ゲートリプレイスメント」プロセスをうかがわせるものに変更されていた。筆者はうかつにも、先程の東芝によるアナリスト向け説明会のスライドを見ても、WDのスライドを見ても、初見ではBiCSとの違いに気づかずに見過ごしていた。不明を恥じる次第である。
なお、半導体チップを入手して解析しているサービス企業のTechInsightsによると、TCATに類似のメモリセル技術はSamsung、SK hynix、東芝(キオクシア)-WD連合が3D NANDフラッシュ製品に採用しているという。SK hynixがこのことを正式に表明しているかについては、現時点では確認できなかった。