福田昭のセミコン業界最前線

無兆候データ不良の検出や中古ICの寿命推定などの新技術がIRPS 2025に登場

福田昭

2025年3月28日 06:14

「IRPS 2025(2025年開催のIRPSを意味する)」の参加登録料金。早期割引の期限は過ぎているので、今から申し込むと下に位置する「Standard」となる。シンポジウム参加(IRPS Tech)とチュートリアル参加(IRPS Tutorials + Year in Review)は別料金である。なおバーチャル参加の登録は開催後でも可能だ(料金はリアル参加と同じ)。IRPSの公式Webサイトから抜粋したもの

　本コラムの前回でお伝えしたように、半導体デバイスの信頼性技術に関する世界最大の国際会議「国際信頼性物理シンポジウム(IRPS:IEEE International Reliability Physics Symposium)」が2025年3月30日～4月3日に米国カリフォルニア州モントレーで開催される。

IRPS 2025の全体スケジュール。3月30日と31日はプレイベント(技術講座と最近の話題)、4月1日～3日がメインイベント(基調講演と技術講演会)となる。IRPSの公式Webサイトから筆者がまとめたもの

　前回では、IRPSの開催概要と基本スケジュール、それから技術講演セッションのテーマとスケジュールの一覧を報告した。技術講演では「窒化ガリウム(GaN)デバイス」に関する注目講演の要点を紹介した。GaNパワーデバイスはSiパワーデバイスに比べると電力変換回路の効率を高められることから、最近では小型化を狙ったUSB急速充電器やノートPC用ACアダプタなどに採用されている。モバイル分野では急速に普及しつつあるパワーデバイスと言えよう。

　今回はGaNとともにパワーデバイスとして注目される「炭化シリコン(SiC)デバイス」の注目講演を始めに述べる。それから「先端トランジスタ」、「パッケージング」、「サイレントデータエラー」、「寿命推定と不良率推定」、「エレクトロマイグレーションと微細配線」、「磁気抵抗メモリ」に関する研究成果のハイライトをご説明しよう。

三菱電機がSiCパワーデバイスのバイアス温度不安定性を調査

　SiCデバイスはGaNデバイスに比べると耐圧を高くしやすく、大電力用途に適するとされる。IRPSでは2件の講演を紹介したい。

　STMicroelectronicsは、650V級SiC MOSFETの信頼性を評価した結果を報告する(講演番号2B.3、招待講演)。基板のエピタキシャル欠陥とデバイス不良には相関があることを見出した。評価には高温逆バイアス(HTRB)試験を利用した。

　三菱電機は、4H-SiC MOSFETのPBTIとNBTIを酸化膜の印加電圧を広い範囲で変更して調べた(同5B.1、招待講演)。正電圧バイアスと負電圧バイアスともに高い電界ストレスにより、しきい電圧のシフトとターンアラウンドが見られた。ターンアラウンドは酸化膜中と酸化膜/SiC界面のキャリア(電子および正孔)捕獲準位によるもの。しきい電圧シフトに各要因がどの程度寄与しているかを分析することが重要だと指摘した。

SiCデバイスに関する主な発表。公式Webサイトのプログラムからまとめた

プロセッサの動作がFETのTDDB寿命に与える影響をIntelが大規模に測定

　「先端トランジスタ」ではIntelが、マイクロプロセッサのスイッチング動作がFETゲート酸化膜のTDDB寿命に与える影響をINTEL4プロセスの「Meteor Lake」チップで検証した(講演番号10B.1)。直流バイアスに比べると高周波の交流バイアスではTDDB寿命が延びるとされることから、実使用状態での延命効果を大規模に調べた。

　5万チップの「Meteor Lake」を5,000万時間にわたって遠隔測定し、トグル動作、熱および電力制約、CPU管理技術を分析したところ、ほとんどのトランジスタはTDDB寿命の大きな改善には達しない程度のスイッチング頻度であることが分かった。

　IBMとRapidus米国の共同研究チームは、GAAタイプSiチャンネルn型FETのホットキャリア劣化と性能ブーストを調べた(同8B.4)。インナースペーサの薄型化と接合の最適化がFETの性能を高める。オーバーラップ接合と階段接合はHCDを緩和し、寿命のマージンを拡大するとした。

　ルネサスエレクトロニクスは、3nmプロセスの論理回路におけるオン/オフ状態ストレスによるリーク電流変動を実験的に評価した(同9B.2)。オフ状態ストレスは高電圧だとでリーク電流を増加させるが、通常の電圧条件ではあまり影響がない。オン状態ではしきい電圧を上げるとリークが低減する。リーク低減によって回路ブロックのガードバンドを31%縮小できた。

先端トランジスタに関する主な発表。公式Webサイトのプログラムからまとめた

先進パッケージ技術CoWoSの課題と解決策をTSMCが提示

　「パッケージング」分野では注目すべき講演が多い。TSMCが2.5次元/3次元の先進パッケージ技術であるCoWoSの課題と解決策を述べる(講演番号7A.2)。CoWoSは複数の大規模ロジックSoCやHBMモジュールなどを1個のパッケージに封止できる。CoWoSの課題は、異なる材料の集積化とパッケージの大型化である。材料特性と機械特性の評価が重要となる。二重カンチレバーやナノインデンテーションなどの試験によって接合面の頑丈さと応力耐性を評価することが、信頼性リスクの定量化とフィールドでの動作寿命長期化に役立つという。

　Marvell Semiconductorは大型FCGBAパッケージのシリコンダイとパッケージ、実装ボード間の相互作用と信頼性に与える影響を調べた(同3B.3)。加速試験のテストビークルに向けてマルチレベルのデイジーチェーン構造を設計した。温度サイクル、シリコンダイの曲げ、機械的衝撃と振動、バイアスHASTによる故障時間を解析してワイブルベースの統計モデルから故障モードの特徴を見出した。さらに、FEAを実施して物理故障解析の指針とした

パッケージングに関する主な発表。公式Webサイトのプログラムからまとめた

　Samsung Electronics(以降はSamsungと表記)は、2.5次元/3次元を含めた先進パッケージ技術における不良分離(FI)と不良解析(FA)の課題を包括的に説明する(講演番号8B.2、招待講演)。一般的なFIとFAのフローをFI技術とFA技術の図解とともに提示する。ダイレベル不良とパッケージ不良の分離、高分解能のイメージング、ダイと各層のはく離、断面出し、マイクロプロービング、電子顕微鏡観察、材料分析に利用される技術を述べる。さらに、AIの支援を受けたFI手法とFA手法を展望する。

　Samsungはまた、シリコンダイエッジで発生する新たな焼損不良を見出した(同3B.2)。この不良はウェハ処理工程では発生せず、パッケージング工程で発生する。特にダイエッジにレイアウトした回路の特定領域で繰り返し現れる傾向がある。この不良モードの電気的/熱的/機械的解析結果と、不良発生を減らす設計手法を述べる。

　STMicroelectronicsは、異なる材料・プロセスによる複数のダイを1個のパッケージに封止するSiPが適するパワーデバイスの応用範囲とSiPの必要性を示す(同10A.1、招待講演)。続いてSiPの寿命特性を包括的に扱うため、異なる材料と接続技術による相互作用が信頼性に与える影響を論じる。

パッケージングに関する主な発表(続き、講演のみ)。公式Webサイトのプログラムからまとめた

サイレント(無兆候)データエラー(SDE)問題に取り組む

　「サイレントデータエラー(SDE)」は、回路やシステムなどで不良が検出されずにいること、あるいは検出されにくい不良を指す。「無兆候データエラー」、「サイレントデータ破壊(SDC)」とも呼ばれる。SDEを起こす不良は数多くあり、ソフトエラーはその代表といえる。

　IntelはSDEを引き起こす可能性のあるデバイス(欠陥デバイス)をあらかじめ検出し、システムに悪影響を与える前にデバイスを除去/隔離する技術を開発中である。強化学習を利用することで欠陥デバイスの検出率を高める試みを報告する(講演番号8C.1)。

　SamsungとKorea Atomic Energy Research Instituteの共同研究チームは、研究用原子炉「HANARO」の熱中性子線によるソフトエラー率を130nm技術から3nm技術までの42回路について実施した(同4C.2)。回路にはバルクプレーナFET、FDSOIプレーナFET、バルクFinFET、バルクGAA FETが含まれる。HANAROによる熱中性子線ソフトエラー評価の有用性と同ソフトエラーの傾向について述べる。

　JAXAとソシオネクストの共同研究チームは、α線ソフトエラーの試験結果から宇宙線高エネルギー中性子線によるソフトエラー率を予測する方法を開発した(同4C.4)。従来はα線ソフトエラー測定から中性子線ソフトエラーの予測は困難とされていた。20nmのプレーナFETから12nm FinFETまでの技術世代で、開発した手法が有効であることを示す。

サイレントデータエラーに関する主な発表。公式Webサイトのプログラムからまとめた

中古IC製品の残存耐用年数を推定する手法をSamsungが開発

　「寿命推定と不良率推定」では、製品の残存寿命や製造歩留まりなどをあらかじめ予測する試みが相次いだ。

　Samsungは中古集積回路(IC)の残存耐用年数(RUL)を推定する精度を高める技術について述べる(講演番号5A.2)。フィッティング曲線を利用する従来の手法では、性能ばらつきによる精度の限界が生じていた。ICのライフスパンにおける統計的性能データを使用したマシンラーニングによる推定を試みた。

　AMDは製品の歩留まりとパッケージレベルの早期不良率の相関を調べた(同5A.3)。ストレス時間を変数とする歩留まりの低下を関数として定義し、測定データを参照して関数を調整した。その結果として早期不良を除去する「バーンイン計算器」を開発し、高品質の製品を市場投入するタイミングを早めることができた

　Googleは、AIハードウェアに搭載されるパワーデバイスの課題と解決策を示した(同10A.2)。具体的にはゲート酸化膜欠陥、過渡電圧のオーバーシュート、BVDSS(ドレインソース破壊電圧)の不安定性といった課題が生じている。ブートストラップ・キャパシタによるスクリーニングによってゲート酸化膜欠陥を検出するとともに、過渡電圧オーバーシュートとBVDSS不安定性を評価および緩和するテスト手法を開発した。

寿命推定と不良率推定に関する主な発表。公式Webサイトのプログラムからまとめた

18nmピッチの微細金属配線で10年の寿命を確認

　「エレクトロマイグレーションと微細配線」では、回路の電力密度増加によるエレクトロマイグレーション寿命へ影響や配線微細化による代替金属の可能性、パッケージングの重要技術であるマイクロバンプのEM寿命に関する研究成果が披露される。

　AMDは高電力密度の回路ブロックで温度勾配がエレクトロマイグレーション(EM)寿命に与える影響を調べた(講演番号5A.1)。熱シミュレーションによると局所的な温度変化がEM不良のリスクを大幅に増加させる。従って温度勾配をより正確に把握するためには、電力密度マップにおけるメッシュサイズを改良しなければならない。温度変化を取り込んだ新たな不良率モデルによってICの寿命を予測する手法を示す。

　imecは、直接金属エッチングで加工した18nmと狭いピッチのRu(ルチル)/AG(エアギャップ)配線の劣化特性を調べた(同6C.2)。リーク発生機構とTDDB寿命には相関がある。リーク電流はSiCOキャップ層に由来しており、ピッチ依存性は弱い。TDDB寿命にはAG底部の不良によるピッチ依存性がある。ただし電界の増加を考慮すると、TDDB寿命のピッチ依存性は見られない。動作電圧範囲では10年を超える寿命を確認した。

　TSMCは、組成と構造の異なる4種類のC4バンプについてエレクトロマイグレーション(EM)寿命を測定した(同7A.1)。測定用バンプにはCu/はんだ/OSP、Cu/Ni/はんだ/OSP、Cu/はんだ/ENEPIG、Cu/Ni/はんだ/ENEPIGを選んだ。バンプの構造と電子流の方向がEM寿命を左右し、Niリッチのバリア側から電子流が発生する時に初期不良率が高くなる。

　初期不良率が最も高いのはCu/Ni/はんだ/ENEPIG構造であり、原因はSnの結晶粒とみられ、NiリッチのバリアがEM寿命に悪影響を与えるという従来の見解とは異なる結果が得られた

エレクトロマイグレーションと微細配線に関する主な発表(講演のみ)。公式Webサイトのプログラムからまとめた

埋め込みMRAMの寿命に自己発熱効果が影響

　最後は「磁気抵抗メモリ(MRAM)」の注目講演である。SoCなどのロジックICにMRAMを組み込む「埋め込みMRAM」の発表が多い。

　TSMCは埋め込みMRAMをキャッシュに応用するため、不良発生機構を探るとともに寿命モデルを研究している(講演番号2C.1)。バイポーラストレスに電流パルスが重要な役割を果たすこと、MRAMの動作中はストレスが緩和されることを見出した。既存の物理的な絶縁破壊要因を統合するとともに自己発熱効果を取り込んだ書き換えサイクル寿命の推定モデルを開発した。このモデルにより、1T1RセルのMRAMで書き換えサイクル数を最大化する動作領域を決定した。

　Zhejiang UniversityはSTT-MRAMの自己発熱効果を観察した結果を報告する(同3C.2)。観察には電気的特性の評価を利用した。書き込み動作時の発熱と冷却の時定数を系統的に調べることで、磁気トンネル接合(MTJ)の温度が自己発熱効果によって上昇する様子を観測した。さらに、MTJのモデリングに重要なMTJの熱抵抗を導出した。

　Samsungは埋め込みSTT-MRAMを微細化するときの信頼性を概観する(同2C.2、招待講演)。ロジックの技術世代で28nm、14nm、8nmと互換の埋め込みMRAMを開発してきた。ただし微細化によって磁気特性と電気的特性のばらつきが増大することが、データ保持期間と書き換えサイクル寿命、読み書き性能に影響する。微細化の依存性が特に高い信頼性項目に注目するとともに、デバイス全体の信頼性トレンドを説明する。