福田昭のセミコン業界最前線
パナソニックとTSMCが次世代ReRAMを2019年製品化へ
2018年8月8日 13:21
パナソニックの半導体部門とシリコンファウンダリ最大手のTSMCがそれぞれ独自に、来年(2019年)の製品化を目指して次世代抵抗変化メモリ(ReRAM)技術を開発している。ReRAMは次世代不揮発性メモリの候補の1つで、不揮発性メモリの主流であるフラッシュメモリに比べ、低い電圧でデータを書き換えられる、データ書き換えの単位がバイト単位と細かい、などの優位性を備える。
両社が開発しているのはおもに、マイコン(マイクロコントローラ)やSoC(System on a Chip)などが内蔵するReRAM(埋め込みReRAM)である。CPUを動かすソフトウェア(プログラムコード)を格納しておくのが、おもな用途となる。
5年前にパナソニックが世界で初めてReRAMを製品化
ReRAM技術を世界に先駆けて製品化したのはパナソニックだ。今から5年ほど前、2013年7月のことである。パナソニックはマイコン(マイクロコントローラ)のソフトウェア(プログラムコード)格納用メモリにReRAMを採用した、8bitマイコン「MN101LRシリーズ」を開発し、量産を開始した(パナソニック、ReRAM搭載マイコンを世界で初めて量産化参照)。
マイコンが内蔵するソフトウェア格納用メモリは普通、フラッシュメモリ(埋め込みフラッシュメモリ)である。このようなタイプのマイコンをフラッシュマイコンと呼ぶ。パナソニックが開発したマイコンでは、フラッシュメモリをReRAMに置き換えた。
フラッシュメモリをReRAMで置き換える利点はいくつかある。マイコンのCPUが書き換えるデータがバイト単位(フラッシュはページ単位)と細かくなったことで、メモリ管理が容易になった。それから書き換えに必要な電圧が5V以下と下がった(フラッシュは10V～20Vが必要)ことで書き換えの消費電力が減少した。
また8bitクラスのフラッシュマイコンの多くは、バイト単位の書き換えが可能な標準型EEPROMを外付けする必要があったが、ReRAMを内蔵したマイコンは標準型EEPROMと同様のメモリ領域(データ領域)をReRAM内に設けることで、標準型EEPROMの外付けを不要にした。
最初のReRAM製品は手堅い製造技術で作られた
2013年7月にパナソニックが製品化したReRAM内蔵のマイコン(ReRAMマイコン)は一定の評判は得たものの、大きな売り上げに結びついたとは言いにくい。その理由はいくつかある。1つは製品化したマイコンがパナソニック独自アーキテクチャのCPUであるために広がりに欠けたこと、もう1つはCPUが8bitであったために小規模なシステムに応用範囲が限定されたことである。
さらには、製造技術の制約が大きかった。最初のReRAM製品ということで、製造技術には熟成した180nmのロジック技術を採用していた。信頼性と品質の確保を優先したように見える。一方、180nm技術では、大規模な高性能マイコンは作りにくい。16bitマイコンや32bitマイコンなどへの応用を考慮すると、微細化は不可欠だと言えよう。
180nm技術の初代製品を40nmへと一気に微細化へ
そこでパナソニックは台湾のシリコンファウンダリ大手UMCと共同で、製造技術を40nmと一気に微細化した、第2世代のReRAM技術を開発している。40nm技術による第2世代のReRAMは、16bitマイコンや32bitマイコン、32bit CPUをコアとするSoC(System on a Chip)などでフラッシュメモリの代わりに、ソフトウェア格納用メモリとして使われていくとみられる。
2018年5月に開催された国際学会IMW(国際メモリワークショップ)でパナソニックとUMCは共同で、これらの用途に向けたReRAM(埋め込みReRAM)の開発状況を一部公表した。具体的には、記憶容量が8Mbit(1MB)とかなり大きな埋め込みReRAMマクロの試作品を披露した。また講演では、2019年の製品化を目指して開発中であると述べていた。
TSMCはReRAMの微細化を積極的に進める
ここからは、世界最大のシリコンファウンダリであるTSMCの開発状況を紹介しよう。同社は製品のマクロとしてはReRAMを公式には提供していないものの、技術開発そのものは過去から活発に進めてきた。とくに微細化と高密度化に関しては、パナソニックよりもはるかにアグレッシブに見える。
TSMCは約6年ほど前の2012年2月に国際学会のISSCCで、65nmのCMOSロジックと互換のReRAMマクロを発表している。記憶容量は4Mbit(512KB)であり、16bitマイコンと32bitマイコン(ローエンド品)のソフトウェア格納用には十分な容量を有していた。
さらに2年後の2014年2月には同じ国際学会のISSCCで、TSMCは製造技術を28nmと微細化した埋め込みReRAMマクロを試作発表した。記憶容量は1Mbit(128KB)とあまり大きくないものの、記憶密度は高い。
特筆すべきは、高誘電率金属ゲート(HKMG)のトランジスタ技術とプロセス互換であることと、メモリセル面積が0.0308平方μm(加工寸法(F)の2乗換算で39F2)とかなり小さいことだ。HKMGゲートと互換性を維持したことで、高性能なCPUを内蔵するSoCやマイコンなどへの展開が容易となった。
またメモリセル面積が小さいので、8Mbit(1MB)～32Mbit(4MB)といった大容量の埋め込みメモリを小さなシリコン面積(すなわち低い製造コスト)で量産する見通しがついた。そしてこの28nm技術を駆使した埋め込みReRAMが、来年(2019年)には製品化されると予測されている。
パナソニックとTSMCの埋め込みReRAM技術の違い
ここからは、テーマを埋め込みReRAM用メモリセルの構造に移そう。パナソニックが採用してきた埋め込みReRAMセルの構造と、TSMCが採用してきたReRAMセルの構造は、かなり違う。
メモリセル回路は、パナソニックとTSMCのいずれも、1個のセル選択トランジスタと1個の記憶素子で構成する。違うのは、記憶素子である抵抗スイッチング素子のレイアウトである。大別すると、セル選択トランジスタのコンタクトに記憶素子を形成する構造(コンタクト型ReRAMセル)と、多層配線の配線層間に記憶素子を形成する構造(多層配線工程型ReRAMセル)がある。
セル選択トランジスタのコンタクトに抵抗スイッチング素子を形成するレイアウト(コンタクト型ReRAMセル)は、TSMCが採用した。セル選択トランジスタと記憶素子を近接して製造できるので、メモリセルのシリコン面積が小さくなり、記憶密度が向上する。
ここで問題となるのがCMOSロジック製造プロセスとの互換性である。幸い、抵抗スイッチング素子は金属酸化膜なので、セル選択トランジスタのゲート絶縁膜と同じ高さに形成できる。このため、CMOSロジックとの互換性を維持しながら、高い密度を達成できた。この構造は、28nm世代と22nm世代のCMOSロジックには追従しやすい。
16nm世代のFinFETと互換のReRAMセル技術
ただし、トランジスタがFinFET構造に変わるとコンタクト型では追従が難しくなる。そこでTSMCは16nm世代のFinFET技術に対応したReRAMセル構造を新たに考案し、2015年12月に国際学会IEDMで発表した。
FinFETのゲート電極と平行に並ぶかたちで、抵抗スイッチング素子とゲート電極を作り込む構造である。フィン状のチャンネルに平行な方向から見ると、セル選択トランジスタのゲート電極と抵抗スイッチング素子のゲート(トップゲート)電極が一定の間隔で交互に現われる。
ところがこの構造は、実質的には2個のトランジスタで1個のメモリセルを形成していることにほぼ等しい。その結果、メモリセル面積がきわめて大きくなってしまった。TSMCが試作したReRAMセルの面積は0.07632平方μmもある。同社が28nm技術で試作したReRAMセルの面積は0.0308平方μmなので、2倍強に達している。FinFET互換という目的は達したものの、記憶密度は犠牲となった。
多層配線工程の途中で記憶素子を形成する
一方、多層配線工程の配線層間に記憶素子を形成するレイアウト(多層配線工程型ReRAMセル)は、パナソニックが採用してきた。多層配線工程で記憶素子を作り込むので、セル選択トランジスタの製造工程と記憶素子の製造工程が独立になる。
このため、CMOSロジックが微細化によってトランジスタ技術を変更しても、記憶素子は影響をあまり受けない。原理的にはどのようなトランジスタ技術でも、追従が容易なレイアウトだと言える。ただしメモリセルのシリコン面積は、コンタクト型ReRAMセルに比べるとやや大きくなる。
本コラムで過去にご報告したように、埋め込みメモリの世界ではフラッシュメモリが微細化の限界に達しようとしており(微細化と高密度化の限界に挑むマイコン/SoCの埋め込みフラッシュ参照)、フラッシュメモリの代替を狙った埋め込みMRAMの量産がはじまろうとしている(フラッシュマイコンの置き換えを狙うMRAMマイコン参照)。埋め込みMRAMと同様に、埋め込みReRAMも40nm以下の製造技術世代でフラッシュメモリの置き換えを目指す。これらの新しい埋め込みメモリがどの程度まで市場に普及していくのか。しばらくは注意して見守りたい。