前回比4割増と過去最高の参加者を集めた初めての日本開催

IMWの参加者数の推移(2014年～2018年)。閉会挨拶(クロージングリマークス)のスライドから

　半導体メモリ技術の研究開発に関する国際学会「国際メモリワークショップ(2018 IEEE 10th International Memory Workshop(IMW 2018))」が2018年5月16日に閉幕した。会場は、京都府京都市の「ウェスティン都ホテル京都」。初めての日本開催である。テクニカルカンファレンス(技術講演会)のすべての講演が完了した直後に、総合議長(ゼネラルチェア)のGabriel Molas氏(仏CEA-LETI)が登壇して閉会の挨拶(クロージングリマークス)を述べた。

　IMWのクロージングリマークスでは、参加者の人数や地域別の比率、次回の開催地などが公表されることが通例となっている。参加者の人数は前回比で38%増の約350名に達し、IMWとしては過去最多の人数となった。初めての日本開催という試みは、大成功に終わったと言えよう。

　地域別の参加者比率はアジア(日本を含む)がもっとも多く、74%を占めた。次いで米国が18%、欧州が8%である。参加者数の345名を元に換算すると、アジアが255名、米国が62名、欧州が28名となる。ちなみに昨年(2017年)に米国で開催されたIMW 2017の参加者数は250名、地域別の比率はアジアが28%、米国が60%、欧州が11%だった。同様に人数を換算すると、アジアが70名、米国が150名、欧州が28名となる。比較すると、前回に比べてアジアの参加者が3倍強に増え、米国の参加者が半分未満に減り、欧州の参加者は変わっていない。日本を含めたアジア地域でIMWを開催する意義が、十分にあることが証明された。

IMW 2018の参加者数と地域別の比率。閉会挨拶(クロージングリマークス)のスライドから

昨年に米国で開催されたIMW 2017の参加者数と地域別の比率。IMW 2017における閉会挨拶(クロージングリマークス)のスライドから

IMWの開催地の推移(2015年～2019年)。来年(2019年)のIMWは昨年と同じく、米国カリフォルニア州のモントレーで開催される。閉会挨拶(クロージングリマークス)のスライドから

パナソニックが次世代ReRAM技術の開発状況を報告

　ここからは、技術講演会の最終日である16日のハイライトをご紹介しよう。抵抗変化メモリ(ReRAM)を世界で初めて製品化したパナソニックが、次世代のReRAM技術の開発状況を報告した。

パナソニックによる抵抗変化メモリ(ReRAM)の開発ロードマップ。製造技術で見ると第1世代が180nm技術で、2013年に量産を開始した。現在は第2世代である40nm技術のReRAM技術を開発中。来年(2019年)中の製品化を目指すと、IMW 2018の講演では述べていた。パナソニックがIMW 2018で発表した論文から

　パナソニックの半導体部門であるパナソニック セミコンダクターソリューションズは2013年に、世界で初めてReRAMを製品化した。同社の8bitマイコン(マイクロコントローラ)が内蔵するメモリに、ReRAMを導入した。従来の内蔵フラッシュメモリと、外付け標準型EEPROMの両方を兼ねる不揮発性メモリとしてである。製造技術は180nm、記憶容量は最大で64KB(512Kbit)だった。

　同社はその後、同じ180nm技術で最大記憶容量を512KB(4Mbit)に拡大したReRAM技術を2015年に開発する。記憶容量を拡大するとともに、書き換え可能な回数を大幅に増やしたReRAMである(参考記事パナソニック、ReRAMの書き換え回数を120万回と10倍以上に伸ばす)。このReRAM技術は、同社が富士通セミコンダクターと共同開発したスタンドアロン(単体)型の4Mbit ReRAM製品に採用された。富士通セミコンダクターが現在、この製品を市販している。

　パナソニック セミコンダクターソリューションズは並行して、製造技術を40nmと大幅に微細化した次世代のReRAM技術を開発してきた。2015年6月には国際学会のVLSIシンポジウムで、ベルギーの研究開発機関imecと共同で開発した40nm技術のReRAMを発表した(参考記事:パナソニック、ReRAMの記憶容量を10倍以上に高める技術を開発)。このときは、2MbitのReRAMマクロ(メモリセルアレイ)を試作してみせた。

　パナソニックはその後、シリコンファウンダリ大手の台湾UMCと共同で40nm世代のReRAMを量産化する技術を開発してきた(参考記事:パナソニック、UMCと40nmのReRAM量産プロセスを共同開発)。今回のIMW 2018では、開発成果の一部を公表した(講演者はパナソニックの伊藤理氏)。講演によると、量産開始は2019年を目指している。記憶容量を8Mbit(1MB)と2015年の2倍に拡大したReRAMマクロを試作してみせた。

　ReRAMのメモリセルは、1個のMOS FETと1個の記憶素子(抵抗変化素子、RSE: Resistive Switching Element)で構成する。RSEはMOS FETの近傍ではなく、多層金属配線の間に挿入した。具体的には、第2層金属(M2)配線と第3層金属(M3)配線の間である。金属配線層の間にRSEを配置したのは、大規模マイコンやSoCなどへの埋め込みメモリへの応用を想定したからだとみられる。

40nm技術で試作したReRAMセルの断面を透過型電子顕微鏡(TEM)で観察した画像。パナソニックがIMW 2018で発表した論文から

40nm技術で試作した8Mbit ReRAMマクロのシリコンダイ写真。ダイ面積は公表していない。パナソニックがIMW 2018で発表した論文から

　講演では、長期信頼性の評価結果を示した。10万回の書き換えサイクルと、1万回の書き換え後に85℃で10年のデータ保持期間を確認している。マイコンのプログラムコードを格納する用途では、十分な信頼性である。なおReRAMの読み書き動作におけるアクセス速度については公表していない。

40nm技術で試作したReRAMセルの長期信頼性。左は書き換えサイクル特性。右はデータ保持特性。パナソニックがIMW 2018で発表した論文から

　パナソニックはこのほか、メモリ以外への用途にReRAM技術を適用する可能性について言及した。1つは、深層ニューラルネットワーク(DNN)のシナプス(重み付け素子)にReRAMのRSEを応用する試みであり、もう1つは、水素センサーにRSEを応用する試みである。これらの研究成果は、今年6月に米国ハワイ州ホノルルで開催予定の国際学会VLSIシンポジウムで発表される予定だ。