福田昭のセミコン業界最前線

2018年も半導体は面白い(後編)

2018年の半導体をおもしろくする、残り5個のキーワード

2018年の半導体をおもしろくするキーワード(順不同)。今回(後編)は枠内のキーワードを解説していく

 2018年も、半導体はおもしろい。そう考えている。本コラムの前編(2018年も半導体は面白い(前編))では、2018年の半導体をおもしろくするキーワード10個(順不同)のなかで、5個について解説した。5個のキーワードとは、 「仮想通貨(暗号通貨)」、「深層学習(ディープラーニング)」、「RISC-V(リスクファイブ)」、「3D NANDフラッシュメモリ」、「SSD」である。これらについては前編をご参照されたい。

 今回の後編では、残る5個のキーワードを解説していく。すなわち、「次世代不揮発性メモリ」、「EUV(極端紫外線)リソグラフィ」、「5nm世代の半導体プロセス」、「中国(中華人民共和国)」、「インテル(Intel)が設立50周年」である。これらのキーワード(テーマ)がなぜ、おもしろくなりそうなのか、あるいは興味深いのかを少しだけ、ご説明していこう。

「第2世代」に突入した次世代不揮発性メモリの研究開発

 後編で最初に取り上げるキーワード(テーマ)は「次世代不揮発性メモリ」だ。次世代不揮発性メモリ(NG-NVM:Next Generation Non-Volatile Memory)の研究開発は現在、「第2世代」に突入しつつある。「次世代」なのに「第2世代」とは奇異な呼び方なのだが、うまい呼び方が思いつかなかった。どうかご了承されたい。

 第2世代があるからには、第1世代が存在する。第1世代の次世代不揮発性メモリ(NG-NVM)とは、「相変化メモリ(PCM)」、「磁気抵抗メモリ(MRAM)」、「抵抗変化メモリ(ReRAM)」を指す。いずれのメモリ技術もこれまでに度々、筆者が本コラムなどで報じてきた。2000年代後半から、2010年代前半にかけて「次世代をになう不揮発性メモリ」の候補として盛んに研究されてきた。

 これらのメモリに対し、「第2世代」と呼ぶNG-NVMは、2010年代半ばから急速に注目を集め出した不揮発性メモリ技術である。現在はおもに、3種類のメモリ技術が開発されている。「3次元(3D)クロスポイントメモリ」、「カーボン・ナノチューブメモリ(NRAM)」、「強誘電体メモリ(FeRAM)」である。

 3種類のメモリ技術のなかで、すでに大容量メモリとして製品化されているのが、「3次元(3D)クロスポイントメモリ」の一種である「3D XPointメモリ」だ。IntelとMicron Technologyが共同開発し、合弁子会社で生産している。シリコンダイ当たりの記憶容量は128Gbitときわめて大きい。単体の半導体メモリとしては販売されていないものの、SSDとHDDキャッシュでそれぞれ、商用化されている(前編を参照)。

 「3D XPointメモリ」の技術詳細は、現在も公表されていない。ただし、シリコンダイの解析サービス企業であるTechInsightsが2017年8月にイベント「Flash Memory Summit」の講演会で、IntelのHDDキャッシュ「Optaneメモリー」に搭載された「3D XPointメモリ」のシリコンダイを原子レベルで解析した結果を明らかにしている(参考記事:ついに明らかになった3D XPointメモリの正体。外部企業がダイ内部を原子レベルで解析)。TechInsightsの解析によると、記憶素子は相変化メモリ(PCM)、セレクタはオボニックスイッチ (OTS:Ovonic Threshold Switch)である。積層数は2層で、1層当たりが64Gbitのメモリセルアレイを重ねている。

 繰り返しになるが「3D XPointメモリ」は、クロスポイント構造のメモリセルアレイを3次元積層したメモリの一種である。以前にも指摘したように、IntelとMicronが 「3D XPoint」をあたかも固有名詞のように扱ったことは、適切だとは呼びづらい。クロスポイント構造のメモリセルアレイを積層することによって記憶密度と記憶容量を向上させたメモリが「3次元クロスポイント」メモリであり、英文表記では「3D Crosspoint Memory」となる。「Crosspoint」を「Xpoint」と表記するのはめずらしい手法ではなく、非常に紛らわしい。

 クロスポイントメモリでは1個のメモリセルが、記憶素子とセル選択素子(セレクタ)を直列接続した構造になる。セレクタが2端子素子であることが3次元積層を実現するときに重要であり、さらには製造を難しくしている。

 記憶素子は、印加電圧で制御できれば原理的にはなんでもかまわない。相変化メモリ(PCM)、抵抗変化メモリ(ReRAM)、強誘電体メモリ(FeRAM)、磁気抵抗メモリ(MRAM)などが適用可能である。相変化メモリ(PCM)のほかに研究開発が進んでいるのは、抵抗変化メモリ(ReRAM)を記憶素子とする3次元クロスポイントメモリのようだ。またIntelとMicronは、積層数を4層に増やした「3D XPointメモリ」を開発中だとされる。2018年には、何らかの開発成果が登場することを期待したい。

次世代不揮発性メモリ(NG-NVM)の概要。研究開発の進展状況をまとめた

EUVリソグラフィが早ければ7nm世代後半のリソグラフィから導入へ

 次のテーマは「EUV(極端紫外線)リソグラフィ」である。現在の半導体製造に使われている最先端のリソグラフィ技術は、ArF液浸露光とマルチパターニングを組み合わせたものだ。量産ではもっとも微細な場合、加工寸法をシングルパターニングの4分の1に縮めるマルチパターニング技術「クォドルプルパターニング」が採用されている。たとえばシリコンファウンダリ大手の7nm世代と、Intelの10nm世代では、クォドルプルパターニングを導入した。

 マルチパターニング技術の弱点は、スループットが著しく低下することだ。スループットの低下は、生産コスト(ランニングコスト)の上昇を意味する。EUV(極端紫外線)リソグラフィを導入すると、ArF液浸のクォドルプルパターニングと同等の微細加工がシングルパターニングで実現できる。すなわち、スループットが向上し、生産コスト(ランニングコスト)が下がる。また、マルチパターニングに比べ、マスクの枚数が減るという利点(イニシャルコストの削減)が生じる。

 ただし、EUV露光装置は光源の出力が高くないという問題を抱えており、ArF液浸露光装置に比べると装置そのもののスループットが低い。ほかにもマスクやレジストなどの要素技術がなかなか完成せず、量産ラインへの導入は先送りを繰り返していた。

 しかしようやく、2018年には、半導体製造プロセスの一部にEUV露光が試験的に組み込まれるもようだ。もっとも有力な候補は、ビア(貫通孔)のパターン加工である。最小ピッチの金属配線とFinFETのパターニングにも、採用される可能性がある。技術世代としては7nm世代の後半、あるいは5nm世代となる。

 EUVリソグラフィの導入が5nm世代となった場合は、時期は2018年ではなく、2019年~2020年にずれこむ可能性が少なくない。光源の出力向上と安定化の行方が、導入時期を左右しそうだ。

EUVリソグラフィとArF液浸リソグラフィ(マルチパターニング)の、プロセスコスト(レイヤ当たり)の比較。EUV露光機メーカーのASMLが2016年7月に米国サンフランシスコで開催されたイベント「SEMICON West」で発表した資料から

トランジスタ構造が大幅に変更される5nm世代の半導体プロセス

 続くキーワードも、半導体製造に関するものだ。「5nm世代の半導体プロセス」である。2019年~2020年には5nm世代の半導体プロセスが少量生産に入る見通しだ。そして5nm世代の半導体プロセスでは、トランジスタの構造が再度、大きく変更される可能性が少なくない。

 過去、トランジスタ(MOS FET)の構造は、プレーナ構造からフィン構造へと大きく変化した。Intelは22nm世代でフィン構造のトランジスタ(FinFET)を導入し、シリコンファウンダリ大手は16nm/14nm世代でFinFETを導入した。チャンネルの形状は平面の板(プレーン)から垂直の板(フィン)へと変わった。

 FinFETの大きな利点は、チャンネル領域の周囲をゲートが取り囲んでいることである。短チャンネル効果(ゲート長を短くすることにより、しきい電圧が低下する効果)が著しく抑えられるとともに、電流駆動能力(伝達コンダクタンス)が大幅に向上した。

 FinFETのフィンは、微細化とともに薄く、高くなってきた。垂直なフィンは、7nm世代の半導体プロセスでは限界に近い薄さになる。ここから先はどうするか。2通りの手法が考えられる。

 1つは、フィンの寸法をほとんど変えずに、スタンダードセルの高さを縮める手法である。物理的な微細化の割り合いはほんのわずかに過ぎない。それでもスタンダードセルを小さくすることによって見かけ上、密度が向上する。この世代を「5nm世代」と呼称してくる可能性がある。

 もう1つは、トランジスタの構造を変えることだ。フィンではなく、微細な針金(ワイヤ)あるいは微細なシートをチャンネルとする。前者はナノワイヤ(Nanowire)、後者はナノシート(Nanosheet)と呼ばれる。このナノサイズのチャンネルを2個、あるいは3個、垂直方向に積層する。両者を総称して「GAA(Gate All Around) FET」と呼ぶ。チャンネルの周囲をゲートが取り囲んでいるトランジスタ、という意味である。

 この積層構造を採用すると、シリコン面積当たりの電流駆動能力がフィン構造よりも高められる(ナノシート構造に関しては後藤氏の解説記事5nmプロセス世代のトランジスタが見えてきた「Nanosheet」技術が詳しい)。また重要な特徴として、横方向(シリコン表面と平行な方向)の微細加工がフィン構造よりも緩やかになる、ということがある。言い換えると、5nm世代の半導体プロセスにGAA FETを採用すると、リソグラフィ技術にEUVリソグラフィを導入せずに済む可能性が高まる(ただし、ビアの微細化はあきらめる)。

 GAA FETは当初、ナノワイヤ構造が盛んに研究されてきた。最近では、ナノワイヤ構造よりもナノシート構造が有利なことが明らかになりつつある。次世代トランジスタの研究開発はナノシートへと重心を移行しつつあるようにみえる。

 もちろん問題はある。大きな課題は、GAA FET構造では製造プロセスがFin FETに比べると大幅に複雑になることだ。筆者は2017年12月に開催された国際学会IEDMで、ベルギーの研究機関imecがナノシート構造のFET製造工程を説明したアニメーションを拝見する機会に恵まれた(講演番号37.4)。その工程は恐ろしく複雑で、見ていて気が遠くなりそうなほどだった。この複雑な工程を5nm世代で実用化するのは無理かもしれない、と感じた。5nm世代の半導体プロセスを量産に導入するタイミングには、間に合わない、という意味である。その場合は、GAA FETの導入は3nm世代からとなる。

2017年12月に開催された国際学会IEDMのショートコースでIBMが示したGAA FETの概要。左上がナノシート構造、左下がナノワイヤ構造の断面を電子顕微鏡で観察した画像

中国の半導体産業が本格的に立ち上がる

 ここからはキーワードは、技術そのものからは離れていく。まずは「中国の半導体産業」である。本コラムの最近の解説記事(予測の斜め上を行き続けた2017年の半導体市場)で述べたように、遅くとも2015年には、中国(中華人民共和国)は世界最大の半導体消費国となっていた。WSTS(世界半導体市場統計)が発表してきたデータから計算すると、世界全体に占める比率は約3割である。2018年2月6日に米国半導体工業会が発表した、WSTSベースの半導体販売金額によると、昨年(2017年)に世界の半導体市場は21.6%成長し、中国の半導体市場は22.8%成長した。

 そして、中国は国別で世界最大の消費国の地位を維持した。2017年に世界市場に占める中国市場の比率は31.5%、金額は1,297億ドルである。WSTSの販売金額は実際の消費地域ではなく、調達地域(半導体をどこで購入したか)によって地域を区分けしている。たとえば中国企業(セットメーカー)の米国法人が半導体を購入し、中国に輸入してセット(電子機器)に組み込むと、WSTSの統計では中国ではなく、米国に組み込まれる。このため、消費地域ベースでは中国の比率はさらに高くなり、市場調査会社の推計では40%~60%に達するとの見方もある。

 ここで中国政府にとって無視できないのが、自給率(市場規模の金額/同じ市場で生産される金額)の低さだ。中国で消費される半導体に占める、中国企業によって生産される半導体の割り合いは高くない。市場調査会社のIC Insightsが2016年8月に公表したリリースによると、中国の集積回路(IC)市場に占める、中国企業による生産の比率(金額ベース)は、2009年にわずか7.8%に過ぎなかった。そして6年後の2015年でも、その比率は12.7%とあまり増加していない。

中国の集積回路(IC)市場と中国企業による生産金額の推移。市場調査会社のIC Insightsが2016年7月26日に公表したリリースから

 このような現状に対し、中国政府は2014年6月24日に「国家集成電路産業発展推進綱要(National IC Industry Development Guidelines)」を発表し、中国の半導体産業を強力に育成していくことを表明した。同年10月には「大基金(Big Fund)」と呼ばれる投資基金を発足させ、外国企業の買収による技術力と生産力の向上、中国の半導体企業に対する投資などを進めてきた。外国の半導体大手をキャッチアップするためだ。ただし米国の半導体企業を中国企業が買収する試みは、米国政府の妨害によって挫折を余儀なくされている。

 中国の半導体企業を大別すると、ファブレスの設計企業、ファブ(前工程)と設計を有する垂直統合企業(IDM)、ファブ(前工程)を有するファウンダリ企業、パッケージングとテスト(後工程)を請け負う企業(OSATあるいはSATS)に分かれる。市場調査会社が発表した売上高ランキングを見ると、ファブレスの設計企業のランキングとファウンダリ企業のランキング、OSAT企業のランキングではトップ10社に中国企業が入っている。しかしIDMでは、トップ10社にランクインしている企業はゼロである。

 半導体ビジネスを設計(ファブレス)、製造(前工程、ファブ)、製造(後工程、アセンブリ)で区別すると、相対的に外国に比べて遅れているのは、製造(前工程)、ファブだと言われている。そして2018年から2019年にかけて、中国では大規模な前工程ライン(ファブ)が相次いで立ち上がる。大別すると外国資本による前工程ラインと、中国資本による前工程ラインがある。

 中国でファブを構築してすでに生産ラインを稼働させている外国資本には、韓国のSK HynixとSamsung Electronics、米国のIntel、台湾のTSMCとUMCなどがある。中国資本では2000年に設立された、ファウンダリのSMIC(Semiconductor Manufacturing International)がファブを稼働させている。ただしSMICの製造技術は、最先端ではない。現在のところは28nm世代にとどまっている。20nm世代の量産開始は2018年第2四半期以降になる見込みだ。

 中国資本の先端ファブが本格的に立ち上がるのはこれからだ。半導体のコミュティでもっとも注目されている企業は、YMTC(Yangtze Memory Technologies)だろう。YMTCというと知名度はまだ低く、良く知られている企業名はXMC(武漢新芯集成電路製造:Wuhan Xinxin Semiconductor Manufacturing Corp.)である。XMCはファウンダリであり、NOR型フラッシュメモリを生産しているとともに、大容量NAND型フラッシュメモリを開発していた。

 XMCは2016年7月16日に、中国の電子企業グループTsinghua Unigroup(紫光集団)によって買収された。紫光集団はXMCと自社の半導体メモリ製造部門と統合し、中国政府、湖北省政府、武漢市政府の共同出資による合弁会社YMTCを同年7月26日に設立した。YMTCは当初、NANDフラッシュメモリの大手ベンダーと競合しない、ローエンド製品からNANDフラッシュを手がけると見られている。

 このほかDRAMの開発と製造を少なくとも2社が手がけており、2018年は「中国メモリ」の年となる可能性が少なくない。このテーマに関しては、本コラムで近く、もう少し詳しくご報告するつもりだ。

インテル(Intel)の設立50周年で起こること

 最後のキーワードは「インテル(Intel)が設立50周年」である。1968年7月18日に、「半導体メモリ」の技術ベンチャー、Intelが設立された。そして今年(2018年)の7月18日に、Intelは設立50周年を迎える。

1969年、すなわち創業の翌年に米国カリフォルニア州マウンテンビューのIntel本社前で、従業員(当時の従業員数は106名)が集まって撮影された写真のパネル。最前列の左が共同創業者のロバート・ノイス氏(初代の社長兼CEO(最高経営責任者))、右が共同創業者のゴードン・ムーア氏。社屋には1969年にデザインされた有名なロゴマーク(ドロップド・イー(dropped-e)と呼ばれる、「e」の文字だけが下がっているロゴ)が見て取れる。Intelの本社ビル内にある博物館「Intel Museum」で筆者がパネルを撮影(撮影時期は2017年6月)

 50周年の節目にIntelは「何か」をしてくる。筆者はそのように期待する。もっとも、「半導体メモリ」のベンチャー企業として出発したIntelは、設立47年目の2015年7月28日に、Micronと共同で「3D XPointメモリ」を開発したことを記者会見を開いて発表した。「革新的な不揮発性メモリ技術を共同開発した」と説明したところに、Intelのオリジン(源流)が半導体メモリにあることがうかがえる。

 ひょっとしたら、50周年の節目に披露するのは、「3D XPointメモリ」の大容量品(4層の積層構造によって記憶容量を256Gbitに高めた製品)かもしれない。4層化そのものはすごいことなのだが、それだけでは寂しい気もする。とりあえずは「何か」を期待して待ちたい。