中国初の3D NANDフラッシュ企業がFMSに初登場

中国で初めての3D NANDフラッシュ企業YMTC(Yangtze Memory Technologies Co., Ltd.)による基調講演の紹介文。「Flash Memory Summit」の公式Webサイトから

　NANDフラッシュメモリ業界の中国に対する関心は高い。その理由はおもに2つある。1つは、NANDフラッシュメモリの応用製品であるSSDの重要な顧客としてである。たとえばデータセンターの市場規模で中国は、米国に次ぐ世界第2位につけており、しかも将来にわたって十分な成長が見込める。

　もう1つは、大容量NANDフラッシュメモリの巨大なメーカーが、近い将来に立ち上がる可能性があるからだ。その有力候補が、中国の武漢市に本社をかまえるYMTC(Yangtze Memory Technologies Co., Ltd)である。

　YMTCは、中国の大手電子企業グループTsinghua Unigroup(紫光集団)と、中国政府(国家集積回路産業基金)、湖北省政府(湖北集積回路産業基金)、武漢市政府の共同出資による合弁会社として2016年7月に設立された。総投資金額は240億米ドル(約2.5兆円)にも達する。

　そして今年(2018年)、フラッシュメモリ業界最大のイベント「Flash Memory Summit(FMS)」(会場は米国カリフォルニア州サンタクララ、会期は2018年8月7日～9日)に、YMTCが初めて登場した。YMTCのCEO(最高経営責任者)をつとめるSimon Yang氏が基調講演に登壇し、同社の現状を紹介した。

YMTCによる基調講演のタイトルスライド。講演者はYMTCのCEO(最高経営責任者)をつとめるSimon Yang氏

　YMTCはゼロから設立されたわけではない。前身となる半導体企業が存在する。それは同じく中国の武漢市に本社をかまえる、XMC(武漢新芯集成電路製造:Wuhan Xinxin Semiconductor Manufacturing Corp.)である。

　XMCは2006年に設立されたシリコンファウンダリ(半導体製造請負い企業)で、2008年にシリコンダイの製造を開始した。これまではおもにNORフラッシュメモリを生産してきた。またシリコンウェハ同士を貼り合わせ接続する3次元IC(3D IC)技術を有しており、この技術を利用したCMOSイメージセンサーも生産している。

XMC(武漢新芯集成電路製造:Wuhan Xinxin Semiconductor Manufacturing Corp.)の沿革。2006年に最初のウェハファブ(生産工場)を着工し、2008年に回路形成済みウェハの出荷をはじめた。2010年には65nm世代のミラービット(MB:Mirror Bit)技術によるNORフラッシュメモリの生産を、2012年には45nmのMB技術によるNORフラッシュメモリの生産をはじめた(Spantion向けとみられる)。2013年には米国IBMから65nm世代と45nm世代の低消費電力半導体技術を導入することでライセンス契約を結んだ。同じ年には、中国科学院(CAS: Chinese Academy of Sciences)から約1,500件の知的財産権をライセンス導入する契約を結んでいる。一方、2枚のシリコンウェハを貼り合わせる「3D IC」技術を開発し、進化させてきた。2013年には裏面照射型(BSI(Back Side Illumination)型)CMOSセンサー向けの貼り合わせ技術、2014年にはTSV(シリコン貫通ビア)技術と組み合わせてロジックとメモリを張り合わせる技術を開発済みである。そして最近では、新しい貼り合わせ技術「Xtacking(本文で後半に説明)」を開発した。YMTCによる基調講演のスライドを撮影したもの(以下も同じ)

　3D NANDフラッシュ技術の開発は、XMCで2014年にはじまった。それを引き継いだのが、YMTCである。Tsinghua Unigroup(紫光集団)がXMCを買収し、3D NANDフラッシュ部門を切り出した。そして中国政府や地方政府などとの共同出資によってYMTCを設立した。現在ではXMCは、YMTCの子会社という位置づけになっている。

3D NANDフラッシュ技術の開発は2014年にスタート

　XMCからYMTCへの3D NAND技術開発の流れを、Simon Yang氏は1枚のスライドでまとめて見せてくれた。開発はまず、2014年にXMCがはじめた。そして2015年の1月には、ワード線の積層数が9層の評価用テストチップを試作した。このチップは、期待どおりの電気的特性を示したという。

　2016年7月には、32層の評価用テストチップをテープアウトした。同じ7月の26日には、XMCが買収されてYMTCが設立された。以降は開発の主体は、YMTCとなった。

　2017年7月には、製品版の32層チップをテープアウトした。そして同年11月には、製品版チップの生産をはじめ、エンジニアリング・サンプル(ES: Engineering Sample)として出荷をはじめた。シリコンダイ当たりの記憶容量は64Gbit、多値記憶方式はMLC(2bit/セル)である。そして今年には、64層の3D NANDフラッシュをテープアウトした。

XMCおよびYMTCにおける3D NANDフラッシュ開発の歴史。

YMTCが2016年12月に着工した3D NANDフラッシュメモリ生産工場の建設状況(2018年7月に撮影したもの)。この工場では2023年までに300mmウェハを月に30万枚処理可能にする計画である。30万枚のウェハを処理可能な段階では、年間の出荷額は約1,000億人民元(2018年8月現在の為替レートで1兆6,200億円、あるいは150億米ドル)に達する見込み

ウェハ貼り合わせ技術でセルアレイと周辺回路を積層

　基調講演でSimon Yang氏は、ウェハ貼り合わせ技術によって3D NANDフラッシュのメモリセルアレイと周辺回路を積層する技術「Xtacking(エクスタッキング)」を開発しており、第2世代の3D NANDフラッシュメモリの量産に導入すると述べていた。

　第2世代の3D NANDフラッシュメモリの量産開始時期は、2019年だとする。ワード線の積層数については言及しなかったが、第1世代が32層であること、64層の3D NANDフラッシュを今年にテープアウトしていることなどから、第2世代の積層数は64層だとみられる。シリコンダイ当たりの記憶容量や多値記憶方式などは不明である。

　メモリセルアレイと周辺回路を積層するXtacking技術の利点は、おもに3つあるとする。1つは、周辺回路のなかでも入出力回路の動作速度を高められること。DRAMではDDR4世代に相当する、3Gbit/sの入出力速度を達成可能だとする。同じウェハでメモリセルアレイと入出力回路を形成する場合、熱処理によって入出力回路の性能が劣化するので、動作速度を1Gbit/sくらいまでしか高められない、というのがYMTCの主張である。

ウェハ貼り合わせ技術によって3D NANDフラッシュのメモリセルアレイと周辺回路を積層するXtacking技術。左は技術の概要。右は入出力のデータ速度(イメージ)

　もう1つは、周辺回路とメモリセルアレイを積層するので、シリコンダイ面積が小さくなること。言っていることそのものはそのとおりなのだが、メリットには疑問が残る。確かにシリコンダイ面積は小さくなる。ただし、ウェハを貼り合わせるためのコストと周辺回路のシリコン製造コストが加算されるので、全体として製造コストの低下に結びつくとはかぎらない。むしろ上昇する恐れがある。

周辺回路とメモリセルアレイを積層することによる、シリコンダイ面積の削減とアレイ効率の向上。一見するとシリコンダイ面積が減ったことによって製造コストが下がると錯覚してしまいそうになる。じつは周辺回路のシリコン製造コストとウェハ貼り合わせのコストが加わるので、従来の3D NANDフラッシュに比べて全体の製造コストが下がるとはかぎらない

　最後は、派生品の開発が容易になること。周辺回路を変更することで、用途に応じたメモリを開発できる。周辺回路のウェハがメモリセルアレイのウェハと独立しているので、周辺回路の開発と試作をメモリセルアレイとは独立に進められる。言い換えると、用途に応じた派生品をすばやく開発できる。

メモリセルアレイの製造と周辺回路の製造が独立になったことにより、周辺回路の変更が容易になる。応用分野に応じて周辺回路を変更することで、派生品をすばやく開発できるという

　そしてXtacking技術によって製造した3D NANDフラッシュのシリコンダイに関する、2つのスライドを示していた。1つは、メモリセルアレイとCMOS周辺回路を積層した断面を電子顕微鏡で観察した画像のスライドである。

　もう1つは、テストチップの歩留まりが時間経過とともに上昇するグラフと、MLC(2bit/セル)方式で書き換えを繰り返したときのしきい電圧の分布を掲載したスライドだ。

Xtacking技術によってメモリセルアレイとCMOS周辺回路を積層した断面を電子顕微鏡で観察した画像

テストチップ(SLC(1bit/セル)方式)の歩留まりが時間経過とともに上昇する様子(左)と、MLC(2bit/セル)方式で書き換えを繰り返したときのしきい電圧の分布(右)。書き換えサイクルの回数は3,000回

　YMTCの基調講演からわかることは、3D NANDフラッシュ技術の主流である、TLC(3bit/セル)方式のデータがまだ示されていないことだ。64層のワード線積層を実現できたとしても、TLC方式が実用化されないかぎりは記憶密度では競合他社に追いつけない。まだしばらくは、YMTCの開発状況を見守っていきたい。