第3世代Xeon SPは競合より最大1.5倍高速。40コア化やメモリ/キャッシュも改善

第3世代Xeon SPのウェハ。40個のCPUが並んでいるそれぞれのダイはなかなか壮観(提供:Intel)

　Intelは4月6日の8時(米国時間)から記者会見を開催し、データセンター向けの第3世代Xeon Scalable Processors(以下第3世代Xeon SP)の1～2ソケット版を発表した。開発コードネーム「Ice Lake」ないしは「Ice Lake-SP」で呼ばれてきた同製品は、同社のデータセンター向け製品としてはじめて10nmプロセスルールに微細化されたものとなる。

　競合のAMDは、Zenマイクロアーキテクチャに基づいた初代EPYCを2017年にリリース。2019年には7nmで製造されるZen 2ベースの第2世代EPYCを投入して、歴史上はじめて製造プロセスルールの世代でIntelを追い越し、じょじょに市場シェアを拡大しつつある。

　さらに3月には、マイクロアーキテクチャをZen 3へと進化させた第3世代EPYCをリリースし、Intelを追い上げる体制を整えている。そうしたなかでの同社のカウンターが今回の第3世代Xeon SPとなる。

　第3世代Xeon SPの詳細を見ていくと、CPUコアは従来製品の28コアから40コアに増やしながら、パッケージのなかに大きなダイが1つのモノリシックダイ構造を維持しつつ、キャッシュやメモリを最適化していき、パッケージ全体で性能を上げていく設計が見えてくる。同時にAVX512の新しい命令セットを導入することで、暗号化や復号化時の性能も大きく引き上げている。

　本レポートでは、第3世代Xeon SPの内部アーキテクチャや、その性能などについて解説していきたい。Intelによれば、第3世代EPYCと比較してディープラーニング/マシンラーニングの推論時に最大1.5倍の性能を発揮するという。

モノリシックダイという骨格を維持したまま40コアを実現

第3世代Xeon SPのパッケージ。Socket P+(LGA4189)で利用可能で、第2世代Xeon SPとはパッケージやCPUソケットが異なるため、新しいマザーボードが必要になる(提供:Intel)

　今回Intelが発表した第3世代Xeon SPは、開発コードネームこそIce Lakeと、2019年発表のクライアントPC向け第10世代Coreと同じだが、まったく別のダイとなる。クライアントPC向けと同じく10nmプロセスルールで製造される製品だ。

　第3世代Xeon SPとしては、すでに2020年6月に開発コードネーム「Cooper Lake」が発表されている。Cooper Lakeは、14nmプロセスルールで製造され、CPUのマイクロアーキテクチャは前世代と同じSkylake世代を踏襲した製品で、最大28コアまでとなる。しかし、CPUソケットはSocket P+(LGA4189)に変更されており、4～8ソケットまでをカバーする製品と位置づけられている。

　それに対して、1～2ソケットの製品は第2世代Xeon SP(Cascade Lake-SP)のまま据え置かれていたが、今回Ice Lakeベースの第3世代Xeon SPの登場により、ようやく最新の製品へと切り替わることになる。

　なお、CPUソケットはCooper Lakeと同じSocket P+(LGA4189)で、第2世代Xeon SP世代のSocket P(LGA3647)とは互換性がないため、新しいマザーボードが必要になる。

　今回発表された第3世代Xeon SPのSKU構成は以下のとおりだ。

【お詫びと訂正】初出時、上の表の一部に誤りがありました。お詫びして訂正させていただきます。

　第3世代Xeon SP(以下とくに断りがない場合はIce Lakeベース)のアーキテクチャ上の特徴を一言で言うなら、CPUコア、メモリコントローラ、I/Oなどを接続するインターコネクトが初代Xeon SP、第2世代Xeon SPと同じメッシュ構造なのを例外として、ほとんどすべての部分に手が入っているということにある。

　ただし、EPYCが採用しているようなチップレット、あるいはMCM(Multi-Chip Module)といったパッケージの上に複数のダイを並べるパッケージング技術は採用されていない。

　EPYCではチップレットを採用することで、8コアのCPUダイを8つ、I/Oダイ(IOD)を1つの合計9つを混載して、最大64コアというスペックを実現している。EPYCが多くのコアを実装し、マルチコア時に高い性能を実現できる理由の1つだ。

　一方、第3世代Xeon SPでは、あくまでモノリシックダイとして製造し、パッケージのなかにCPUのダイを1つだけ搭載し、USBなどのI/Oはチップセット(PCH)としてマザーボード上に実装するかたちとなっており、構造は従来と同じだ。

　しかし、今回製造プロセスルールが微細化されたことにより、同じようなダイサイズ(Intelはダイサイズなどを明らかにしていない)であっても、実装できるCPUコアの数を最大40コアまで増やすことができるようになった。

CPUはSunny CoveとなりIPCが大きく向上。暗号化関連のAVX-512拡張命令も追加

第3世代Xeon SPのハイレベルの概要(出典:Intel)

　CPUのマイクロアーキテクチャは、Intelのデータセンター向け製品としてははじめて、新世代のCPUマイクロアーキテクチャとなるCove系に切り替わっている。採用されているのはクライアントPC向けのIce Lakeと同じ「Sunny Cove」になる。

　初代Xeon SP(Skylake-SP)、第2世代Xeon SP(Cascade Lake-SP)、そして4～8ソケット用の第3世代Xeon SP(Cooper Lake)のいずれも、クライアントPC向けに2015年より導入されたSkylakeをベースとするCPUが採用されてきた。

　これは14nm向けのCPUマイクロアーキテクチャがSkylake(および改良版のKaby Lake)しかなかったためで、初代Xeon SPに採用されてからじつに4年近く利用されてきた。

CPUはSunny Coveコアを採用(出典:Intel)

　今回第3世代Xeon SPに採用されたSunny Coveコアでは、CPUコア内部のフロントエンド(分岐予測やデコーダなど)も、内部の実行ユニットも大幅に改善されている。前世代と比較すると、Out-Of-Orderのウィンドウが224から352に、インフライトのロード/ストアが72＋56から128＋72に、スケジューラのエントリー数が97から160に、整数と浮動小数点のレジスタファイルが180+168から280+224になるなど改良されている。

　また、キャッシュ階層の改良も大きな改善点の1つで、従来世代と比較すると以下のように拡張されている。

　L1データと、L2キャッシュが増やされているほか、ソケット内のCPUすべてが共有するL3キャッシュもコアあたりの容量が1.25MBから1.5MBになっており、40コア製品ではL3キャッシュが全体で60MBになるなど総容量も増加している。

　こうした内部的な改善によりIPCが大きく向上している。Intelによれば、同じ28コアの製品同士で比較すると、従来世代と比較して約20%改善しているという。

IPCは前世代と比較して20%向上している(出典:Intel)

AVX-512の新しい命令セットが追加されている(出典:Intel)

　さらに、CPUの命令セットにも拡張が入っている。Intelは初代Xeon SPにおいてSIMDの拡張命令を512bitで処理できるAVX-512という命令セットを導入している。第2世代Xeon SPではその拡張としてVNNI(Vector Neural Network Instructions)を導入し、従来はFP32(32bitの浮動小数点演算)を利用して行なっていたマシンラーニング/ディープラーニングの推論処理をINT8に置き換え、性能を向上させる命令セット(Intel DL Boost)を追加した。

　今回の第3世代XeonでもAVX-512の拡張命令がいくつか追加されているが、多くは暗号化および復号化に利用する命令セットとなる。Vector CLMUL、Vector AES、VPPMADD52、SHA-NI、GNFI(Galois Field New Instructions)などが該当し、それらを利用して暗号化や複合化を行なうことで、第2世代Xeon SPに比べて大きく性能を向上させることができる。

メモリコントローラの8チャネル化、UPIの高速化、PCI Express 4.0 64レーンなどI/O周りも大幅に強化

メモリやI/Oの強化ポイント、新たに8チャネルのメモリコントローラやPCI Express 4.0/64レーンに対応するなど強化されている(出典:Intel)

　第3世代Xeon SPではCPUだけでなく、メモリコントローラ、CPUとCPU間のインターコネクトであるUPI、さらにはストレージやEthernetを接続するためのI/Oコントローラも強化されている。

　メモリコントローラは、第2世代Xeon SPでは1ソケットあたり最大6チャネル構成になっていた。しかし、第3世代Xeon SPでは8チャネルに増えており、対応メモリをDDR4-3200まで強化したことで、帯域幅も向上している。

　また、ソケットあたりの最大メモリ容量も増加しており、第2世代Xeon SPではDDRメモリだけで3TB、Optane Persistent Memoryとのミックスで4.5TBまでとなっていたが、第3世代Xeon SPではそれぞれ4TB、6TBまで利用可能になっている。

　UPIも強化しており、第2世代Xeon SPでは3ポートそれぞれが10.4GT/sの速度を実現していたが、第3世代Xeon SPでは3ポートそれぞれの速度を11.2GT/sへと引き上げている。

第2世代Xeon SPと第3世代Xeon SPの比較(出典:Intel)

モノリシックダイやUPIなどによりAMDに比べてリモートソケットのキャッシュレイテンシで有利に(出典:Intel)

同じくメモリレイテンシでもAMDに比べて有利に(出典:Intel)

　Intelによれば、競合の第3世代EPYCと比較した場合のDRAMのレイテンシは、CPUに近いところに接続されているメモリに対してアクセスする場合はほとんど変わりないが、インターコネクトの先に接続されているリモートソケット(もう1つのCPUソケット)のメモリにアクセスする場合には、第3世代EPYCが191nsなのに対して、第3世代Xeonは139nsと大きな差があると説明している。

　同じことはキャッシュのレイテンシにもいえ、第3世代EPYCがリモートソケットにあるキャッシュにアクセスする場合が209nsなのに対して、第3世代Xeonは118nsに過ぎないという。つまり、インターコネクトやCPUのメッシュ構造のインターコネクトなどにより、システム全体のキャッシュやメモリのレイテンシでは第3世代Xeonが有利だということだ。

　また、PCI Express 4.0に対応したのも大きな改良ポイントだ。第2世代Xeon SPではPCI Express 3.0までの対応で、ソケットあたり48レーンになっていたが、第3世代ではPCI Express 4.0に対応し、かつソケットあたり64レーンまで増加している。

　これにより、2ソケットのシステムでは最大128レーンが利用できることになり、EthernetやSSDなどといったPCI Express 4.0への対応で性能を引き上げられる機器を接続する場合に大きな効果を発揮する。

　こうした機能やスペックの変遷を2010年にリリースされたXeon 5600番台(Westmere-EP)から一覧にすると以下のようになる。

前世代比1.46倍の性能。ディープ/マシンラーニングの推論ではEPYCの1.5倍、NVIDIA A100の1.3倍を実現

過去のXeon SP/Xeon E5などとの性能比較、右端が平均(出典:Intel)

　こうした構造になっている第3世代Xeon SPだが、性能は前世代と比較して大きく引き上げられている。

　Intelによれば、SPECrate2017_int_base(整数演算)、SPECrate2017_fp_base(浮動小数点演算)、Stream Triad(メモリ帯域)、Linpackなどの業界標準ベンチマークでの相乗平均では、トップSKUの第3世代Xeon SP(Xeon Platinum 8380)が第2世代Xeon SP(Xeon Platinum 8280)の1.46倍となった。

　同様に、各世代のトップSKUと比較すると、初代Xeon SPのXeon Platinum 8180(2017年発売)とで最大1.54倍、Xeon E5 2699 v4(2016年発売)とで最大2.65倍、Xeon E5 2699 v3(2014年発売)とでは最大3.1倍となっている。

ディープラーニング/マシンラーニングの推論処理で、20の一般的なワークロードの相乗平均で比較した場合、AMDの第3世代EPYCと比較して最大1.5倍、NVIDIA A100 GPUと比較して最大1.3倍(出典:Intel)

第3世代Xeon SPと第3世代EPYCの拡張命令への対応比較。Intel側は新しいAVX-512とその拡張命令に対応しているが、AMDはほとんど対応していないため、ソフトウェアのサポートが進むほどIntelが有利に(出典:Intel)

第3世代Xeon SPと第3世代EPYCの比較データ(出典:Intel)

　競合製品との比較では、第3世代EPYCとの詳細な比較データを公開している。ディープラーニング/マシンラーニングの推論処理について、20の一般的なワークロードの相乗平均で比較した場合、第3世代Xeon SPはEPYC 7763に対して最大1.5倍、NVIDIA A100 GPUに対して最大1.3倍の性能を発揮すると説明している。

　ただし、これらの処理にはVNNIやBfloat16などといった、Intel側のみが対応しているAVX-512の命令セットが利用されていることが多いと考えられる。

　実際、第3世代EPYCはAVX-512やその拡張命令には対応しておらずAVX2までのサポートとなっており、IntelがXeon Platinum 8380(40コア)とAMD EPYC 7763(64コア)の比較データとして公開したベンチマーク結果は、いずれもAVX-512やDL BoostなどAMD側が対応していない拡張命令セットを利用したものだった。この点は考慮しておく必要があるだろう。

　なお、今回の発表ではSPECrate2017_int_base(整数演算)、SPECrate2017_fp_base(浮動小数点演算)のような、データセンター向けCPUで一般的に比較に利用されるベンチマークテストを利用して比較したデータは公開されていない。

　おそらく、第3世代Xeonが市場に出て購入できるようになると、AMD側からの比較データが公開されることになると思うので、その比較でより一般的な性能差が明らかになってくるのではないだろうか。