イベントレポート
Intelが22nm世代のロジックに埋め込むMRAMを開発
2018年12月6日 11:50
Intelは、22nm世代の低消費電力ロジック用プロセス「22FFL(FinFET Low Power)」に埋め込めるMRAM(磁気抵抗メモリ)技術を開発し、その概要を国際学会IEDM(米国カリフォルニア州サンフランシスコで開催)で12月4日(現地時間)に公表した(講演番号および論文番号は18.1)。
プロセッサやSoCなどのロジックプロセスで不揮発性メモリを製造することにより、マイクロプロセッサやマイクロコントローラ、SoCなどに不揮発性メモリ(埋め込み不揮発性メモリ)を混載することは、製品ではごく普通のことだ。もっとも良く使われている埋め込み不揮発性メモリは、NORフラッシュメモリである。マイクロコントローラ(マイコン)の製品ファミリでは、NORフラッシュメモリを混載する「フラッシュマイコン」がごく普通の存在となっている。
ただし埋め込みフラッシュメモリ(埋め込みフラッシュ)には、微細化が困難という問題がある。現在ではおおよそ、40nm世代から28nm世代のロジックが、フラッシュメモリを埋め込める限界だとされる。
そこで、微細化を通じて埋め込みフラッシュを置き換える不揮発性メモリが盛んに開発されている。その有力候補がMRAMである(プロセッサのキャッシュにMRAMを使う参照)。
埋め込みMRAM技術はロジックが5nm世代にまで微細化しても、追随可能だと期待されている。また埋め込みMRAM技術の記憶素子である磁気トンネル接合(MTJ)は多層金属配線工程の途中で作るので、トランジスタ技術とは独立であるという大きな利点がある。具体的には、バルクのプレーナ型トランジスタ、FD SOIのトランジスタ、FinFETのいずれにも、容易に対応できる。このトランジスタ技術に対する適応力は、埋め込みフラッシュにはなかった強みだ。
そこで、シリコンファウンダリ大手のTSMCとGLOBALFOUNDRIES、Samsung Electronicsはそれぞれ、国際学会で埋め込みMRAM技術とそのマクロ(メモリセルアレイ)を発表してきた(フラッシュマイコンの置き換えを狙うMRAMマイコン参考)。Intelの今回の発表は、これらのファウンダリ企業に続くものだ。狙いも他社と同様に、埋め込みフラッシュの置き換えである。
7.2Mbitのマクロを試作、ただしシリコンの写真は公表せず
Intelは論文および講演で、開発した埋め込みMRAM技術によって記憶容量が7.2Mbitのマクロを試作したと発表した。ただしマクロのシリコンを撮影した写真は論文には掲載しなかった。講演では写真をごく短時間でも披露するかと期待して聴講に望んだが、講演でも7.2Mbitマクロの写真は示さなかったようだ。いささか残念である。
もっともIntelは来年(2019年)2月の国際学会ISSCCでも埋め込みMRAM技術の発表を予定しているので、シリコン写真の公表はこちらに先送りしたのかもしれない。7.2Mbitのマクロのシリコン面積の数値も同様に公表していない。
メモリセルの構成は1個のセル選択トランジスタ(T)と1個の磁気抵抗記憶素子(R)による「1T1R方式」であり、ごくオーソドックスなものだ。メモリセルの寸法は216×225nm、メモリセルの面積は0.0486平方μmである。過去にSamsung Electronicsが国際学会で発表した28nmのバルクCMOS技術による埋め込みMRAMのメモリセル面積が0.0364平方μmだったので、Intelが開発したMRAMセルの面積はかなり大きく見える。
記憶素子である磁気トンネル接合(MTJ)の外形寸法(CD)は60nm～80nmである。第2層金属配線(M2)と第4層金属配線(M4)の間に、MTJを配置した。
1,000万回の書き換えサイクルと高温で10年のデータ保持を達成
試作したメモリセルの長期信頼性は、かなり良好である。書き換え可能な回数では不良率が10のマイナス6乗(1ppm)という条件下で、1,000万回の書き換えサイクルを確認した。誤り訂正回路の導入が前提となっているので、埋め込みフラッシュの代替としては十分に見える。なお7.2Mbitのマクロに対して128bitの誤り訂正符号を付加することで、3bitの誤りに対処するとしていた。3bitの誤りを訂正可能だというのは、かなりすごいことだ。
データ保持期間では不良率が10のマイナス5乗(10ppm)という条件下で、10年間の保持期間を210℃という高温環境で確認した。これもかなり良い値である。工業用はもちろん、自動車用にも適用可能な品質だ。
リフローはんだ付け(シリコンダイをパッケージに封止したあとでボードアセンブリのときに実施するはんだ付け工程)を想定した高温処理でも、不良率の上昇は許容範囲(誤り訂正回路で訂正可能な範囲)に収まった。
商業生産にとって問題の1つは長期信頼性などのトップデータよりも、製造歩留まりにありそうだ。とくに、磁気トンネル接合(MTJ)でトンネル絶縁膜(材料は酸化マグネシウム)に短絡不良が発生することが、製造歩留まりに悪影響を与えていることがうかがえた。講演および論文では、時間経過とともにMTJの短絡不良によるビット不良率を低下させていく努力の結果(12カ月間の不良率データ)を示していた。
このデータによると、昨年(2017年)から今年はじめの時点では、ビット不良率が10のマイナス4乗を超えることがめずらしくなかった。最近になってようやく、10のマイナス5乗を下回るビット不良率が得られるようになっている。目標値は10のマイナス6乗であり、まだ開きがある。