ニュース
最先端3D NANDフラッシュに隠されていた事実
～国際メモリワークショップ(IMW)2018レポート
2018年5月15日 19:14
半導体メモリ技術の研究開発に関する国際学会「国際メモリワークショップ(2018 IEEE 10th International Memory Workshop(IMW 2018))」のメインイベントであるテクニカルカンファレンス(技術講演会)が、5月14日にはじまった。会場は、京都府京都市の「ウェスティン都ホテル京都」である。
すでに前日レポート(半導体メモリに対する高い関心を証明した初めての日本開催)でお伝えしたように、IMWは今年(2018年)、初めて日本で開催された。そして当初の想定を超える参加者を迎えることとなった。
その勢いは前日(13日)のショートコースだけでなく、本日(14日)の技術講演会にも波及していた。会議室の座席で机があるのはわずかに前列の2列だけ。3列目以降の座席はすべて「机なし」となった。机を減らして座席の数を増やすことで、想定を超える数の参加者に対応したとみられる。
投稿論文が急増して採択率は28％に急落
技術講演会は例年と同様に、総合議長(ゼネラルチェア)による開会挨拶(オープニングリマークス)からはじまった。ゼネラルチェアをつとめたのは仏CEA-LETIのGabriel Molas氏である。オープニングリマークスでは、IMW 2018の概要が説明された。技術講演会は20件の一般講演(レイトニュースを含む)と9件の招待講演、15件のポスター発表で構成される。
昨年(2017年)のIMW 2017(会場は米国カリフォルニア州モントレー)では、投稿論文が50件弱、採択論文が22件だった。採択率は46％である。この採択率は高くもなく、低くもなくという水準だ。ところが今年は投稿論文が71件と昨年の約1.4倍に増えた。採択論文(一般講演)の件数は20件で例年と同じ水準だったので、採択率が28％と大幅に低下し、一転して狭き門となってしまった。
発表論文を分野別に見ていくと、抵抗変化メモリ(ReRAM)が30％ともっとも多い。昨年もReRAMの比率がもっとも多く、半導体メモリの研究開発ではReRAMが活発であることがうかがえる。その後は、フラッシュメモリが18％、磁気抵抗メモリ(MRAM)が14％で続く。
基調講演では半導体メモリの四大トピックスを展望
14日の午前はオープニングリマークスに続き、基調講演のセッションが実施された。このセッションでは、半導体メモリに関する4つの大きなトピックスに対応するように、4件の招待講演が用意されていた。
講演の順番に沿ってトピックスを述べると、「3D NANDフラッシュメモリ」、「DRAM」、「自動車用メモリ」、「次世代の強誘電体不揮発性メモリ」である。以下、これらの基調講演の一部に関してハイライトをご紹介しよう。
東芝メモリの96層3D NANDは2個のメモリスタックの積層で実現
「3D NANDフラッシュメモリ」をテーマに講演したのは、NANDフラッシュ大手ベンダーの東芝メモリ(講演者は稲葉聡氏)である。同社は今年2月に国際学会ISSCCで、3D NANDフラッシュとしては過去最高のワード線層数となる96層の超大容量NANDフラッシュメモリを試作したと発表した(筆者の現地レポート記事:3D NAND技術の開発競争で東芝-WD連合とSamsungが激突)。
記憶容量は512Gbitで、以前に同社が64層のワード線積層数で試作結果を発表した3D NANDフラッシュと変わらない。恐るべきはシリコンダイの小ささで、64層のフラッシュでは132平方mmだったのが96層では約3分の2の86.1平方mmしかない。シリコンダイ面積当たりの記憶密度は5.95Gbit/平方mmで、半導体メモリとしてはもちろん世界最高記録である。
ISSCCは回路技術の開発成果を発表する学会なので、東芝メモリは96層3D NANDフラッシュのデバイス技術についてはふれなかった。IMW 2018の基調講演では試作チップのデバイス技術が一部、明らかになった。
もっとも注目すべきデバイス技術は、96層のメモリセルスタックが、2個のスタックを積層した構造(2ティア(2 Tier)のスタック構造)であるということだろう。96層のメモリセルスタックを一気に製造するのではなく、2回に分けて製造した。
2つのメモリセルスタックに分割すると、1個のメモリセルスタックを製造するためのエッチング技術と成膜技術の難しさは、1回ですべてを製造するケースに比べると、低下する。
ただし、2つのセルスタックの位置合わせをきわめて高い精度で実行すること、下側のセルスタックの性能が上側のセルスタックを製造中に劣化しないこと、といった新たな制約が加わる。講演では上のスタックと下のスタックの層数を明らかにしなかったが、48層のシングルスタックを2つ、積層したものとみられる。
3D NANDフラッシュのSSDが高速な理由
東芝メモリの講演内容にはもう1つ、注目すべき点があった。NANDフラッシュメモリのプログラム速度(書き込みスループット)を、国際学会や学会論文などで2000年から2018年までに発表された値をまとめて見せていたのだ。
すると従来型のNANDフラッシュ(「プレーナ」あるいは「2D」と呼ばれているNANDフラッシュ)に比べ、3D NANDフラッシュのプログラム速度は2倍～6倍と高い値を示していた。両者には明白な違いがあったのである。言い換えると、「3D NANDは書き換えが速い」のだ。
じつは数年前にSamsung ElectronicsがSSD業界でもっとも早く、3D NANDフラッシュを搭載したSSDを出荷した後で、SSD業界では「Samsungの3D NANDフラッシュ搭載SSDは既存のSSDに比べると高速で、引っ張りだこになっている」との情報が流れた。
その理由として挙げられていたのは、2D NANDフラッシュは書き込んだデータを読み出して検証する繰り返しの回数が多い(つまり書き換えがなかなか完了しない)のに対し、3D NANDフラッシュはその繰り返しが圧倒的に少ない(つまり書き換えがすぐに完了する)というものだった。
SSDの書き換え速度はフラッシュメモリの書き換え速度だけでは決まらないが、フラッシュメモリに大きく左右されることも確かである。国際学会や学会論文などのデータはチャンピオンデータ(実験で1回でも達成すれば、それが論文には速度として記述される)なので、フィールドでの実使用データとは完全に一致するとは言えないものの、定性的な傾向がこれほど明確に出ているとなると、SSDの性能の違いとの対応を意識せざるを得ない。東芝メモリは貴重なデータを可視化してくれたと言える。
自動車が半導体メモリに要求する不良率の厳しさ
続いて「自動車用メモリ」のハイライトをご紹介しよう。「自動車用メモリ」をテーマに講演したのは、自動車用半導体の大手ベンダーNXP Semiconductor(講演者はHai Wang氏)である。Wang氏の講演では、自動車用メモリ、具体的には自動車用マイコン(マイクロコントローラ)が内蔵するメモリが、きわめて低い不良率を要求されていることが明らかになった。
Wang氏は、世界で年間に1,000万台の自動車が生産されていると仮定した。そして1台の自動車が、10ユニットの電子制御ユニット(ECU)を搭載しているとした。そして1ユニットのECU、すなわちマイクロコントローラは、10Mbitのメモリを内蔵すると仮定した。
すると1,000万×10×1,000万で、合計すると10の15乗bit(1,000Tbit)のメモリが全世界に出荷される。ここで自動車用メモリに要求される不良率は「1bit未満」である。つまり、10の15乗分の1未満という、とてつもなく低い不良率を満足させる必要がある。
さらに、自動車用半導体は、民生用および産業用半導体に比べると、使用条件が厳しい。たとえば使用期間は、自動車用では10年～15年と長い。民生用は長くても3年程度、産業用は5年～10年である。使用温度範囲も違う。自動車用のグレード1(計器パネルとボディ制御)だと、-40℃～+125℃である。民生用は0℃～+70℃、産業用は-40℃～+85/105℃であり、自動車用よりもせまい。
自動車用半導体メモリは、「厳しさ」に「厳しさ」を掛け合わせたような仕様を満足しなければならない。そこで多種多様な技術的工夫によって、この課題を乗り越えているという。温度補償回路や電源電圧の安定化回路、高精度の発振回路、自己テスト回路、誤り訂正回路などである。半導体メーカーのたゆまぬ努力により、自動車エレクトロニクスの品質と長期的な信頼性が維持されているとも言えよう。