2つのメモリセルスタックを積層した2ティアのスタック構造(左)とメモリセルスタックの断面を電子顕微鏡で観察した画像(右)。断面観察像の中央部(接続部)を拡大表示している。東芝メモリがIMW 2018で発表した論文から
