福田昭のセミコン業界最前線
QLC SSDがコスト低減を武器にニアライン/クライアントHDDを侵食
2018年10月23日 12:40
1個のメモリセルに4bitのデータを記憶する、「QLC(quadruple level cell)」方式のNANDフラッシュメモリが商業化されはじめた。これまでの主流である「TLC(triple level cell、3bit/セル)」方式に比べ、原理的には同じ製造コストで記憶容量を1.33倍にできる。別の言い方をすると、記憶容量当たりのコストが75％に下がる。
NANDフラッシュメモリを内蔵するSSDはこれまで、15KタイプのHDDと10KタイプのHDDを置き換えてきた。NANDフラッシュメモリの大手ベンダーであるMicron Technologyによると、プレーナ型NANDフラッシュ(2D NANDフラッシュ)の大容量化(記憶容量当たりのコスト低減)によってまず、15K HDDをSSDによって代替できるようになった。そして3D NAND技術とTLC方式の組み合わせによって記憶容量当たりのコストをさらに低減し、10K HDDをSSDで置き換え可能になった。
次にSSDが目指すのは、ニアラインHDDとクライアント(コンシューマ)HDDの代替である。その切り札となるのが、QLC方式の実用化と3D NANDフラッシュの高層化だ。QLC NANDフラッシュを内蔵したSSD「QLC SSD」が近い将来、これらのHDDと市場で激突する。
すでに先がけとなる製品が登場している。Micron Technology(以降は「Micron」と表記)は2018年5月に、ニアラインHDDの置き換えを目指したエンタープライズ向けSSD「5210 ION SSDシリーズ」を発表した(Micron、7mm厚2.5インチで容量7.68TBの“QLC NAND”採用SSD参照)。「5210 ION SSD」の記憶容量は1.92TB～7.68TB、フォームファクタは7mm厚の2.5インチ、インターフェイスはSATAである。64層の3D NANDフラッシュ技術とQLC方式による、1Tbit/ダイのNANDフラッシュメモリを内蔵する。
そしてIntelは2018年8月に、クライアント向けのSSD「660pシリーズ」(Intel、初のQLC NAND採用により399ドルで容量2TBを実現する「Intel SSD 660P」参照)を発表した。「660pシリーズ」の記憶容量は512GB/1TB/2TB、フォームファクタは22mm×80mmのM.2、インターフェイスはNVMe 1.3/PCIe 3.0×4である。価格は99ドル/199ドル/399ドルと、NVMeインターフェイスのSSDとしてはかなり低い。「660pシリーズ」も「5210 ION SSD」と同様に、64層の3D NANDフラッシュ技術とQLC方式による、1Tbit/ダイのNANDフラッシュメモリを内蔵する。
多値記憶方式のはじまりと進展
NANDフラッシュメモリでは当初、1個のメモリセル(セルトランジスタ)には1bitのデータを記憶していた。それが研究開発の進展によって現在では、1個のメモリセルに最大で4bitのデータを記憶できるようになっている。当然ながらその間には、1個のメモリセルに2bitを記憶する方式と、3bitを記憶する方式が存在する。
データを記憶する具体的な手法は、セルトランジスタのしきい電圧の値である。しきい電圧とは、トランジスタが「オフ状態」から「オン状態」に変化する入力電圧(厳密にはゲート電圧)のことだ。もっとも単純な1bit/セルの記憶では、セルトランジスタのしきい電圧は2段階しかない。
フラッシュメモリではデータを書き込む前に、データを消去する動作(消去動作)が必ず入る。消去動作によってNANDフラッシュメモリのセルトランジスタのしきい電圧はマイナスになる。しきい電圧がマイナスとは、ゲート電圧が0Vでもセルトランジスタがオン状態になるという意味である。そしてデータを書き込む動作では、しきい電圧をプラスにする。読み出しではゲート電圧をしきい電圧よりも低い値にするので、書き込み済みのセルトランジスタはオン状態とならない。このようにして、データの値を区別する。
1bit/セルの記憶はDRAMやSRAMなどのほかの半導体メモリと同様であり、単純であり、わかりやすい。NANDフラッシュメモリでは多値記憶方式が製品化されたので、区別するために1bit/セル方式を「SLC方式」と呼ぶようになった。
初めての多値記憶方式は、1個のメモリセル(セルトランジスタ)に2bitのデータを記憶することではじまった。現在では「MLC方式」と呼ばれている。
MLC方式とSLC方式の大きな違いは、書き込み動作にある。MLC方式では、書き込み動作によってセルトランジスタのしきい電圧を3段階に変えている。読み出し動作のゲート電圧の範囲は基本的にSLC方式とあまり変わらないので、3通りのしきい電圧をきめ細かく制御して、書き込まなければならない。このためSLC方式に比べると、書き込みに時間がかかる。
3通りのしきい電圧の間隔は、かなりせまい。MLC方式の開発当初は、しきい電圧が時間経過とともにずれて行き、最終的には隣接するしきい電圧の値と重なってしまうという問題が起きた。現在では技術開発の進展によって解決されているものの、多値記憶技術にとってつねにつきまとう問題である。
またしきい電圧を細かく制御することと、書き込んだしきい電圧の値を検証する作業が入ることにより、セルトランジスタの劣化が増大するという問題が起きた。この問題は現在でも、完全には克服されてはいない。基本的にデータを書き換え可能な回数はSLC方式がもっとも多く、MLC方式はSLC方式よりも少ない。フラッシュメモリ業界で使われている値は、SLC方式が10万回、MLC方式が1万回というものだ。約10倍の開きがある。
プレーナ型NANDフラッシュではTLC方式が限界に
MLC方式に続いて開発された多値記憶技術が、1個のメモリセルに3bitのデータを記憶する方式である。「TLC方式」と呼ばれている。TLC方式では、書き込み動作によってセルトランジスタのしきい電圧を7段階に変える。
セルトランジスタのしきい電圧を7段階に変えるとは、どういう意味を持つのだろうか。MLC方式では3段階のしきい電圧を書き込んでいた。しきい電圧の範囲は、MLC方式でもTLC方式でもそれほど変わらない。つまり、ほぼ同じ電圧範囲に2倍を超える数の「しきい電圧」を設定することになる。隣接するしきい電圧の間隔は、TLC方式ではMLC方式の半分以下になる、ということだ。
したがってTLC方式では、MLC方式よりもさらにきめ細かく、しきい電圧を制御しなければならない。そこでTLC方式のデータ書き込みでは、書き込みを3回に分けて実行する手法が使われるようになった。具体的には、1回目では2通りのしきい電圧を書き込み、2回めでは7通りのしきい電圧を書き込み、3回目では7通りのしきい電圧を微調整する、という手順である。この手順は、隣接するメモリセル間の干渉を緩和するためにも必須となった。当然ながら、書き込みに必要な時間は伸び、書き込み動作によるセルトランジスタの劣化はひどくなる。
TLC方式の開発と商業化は、NANDフラッシュメモリの開発に1つの方向性を与えた。それは「性能は犠牲にしても良いから、記憶容量当たりの製造コストを下げる」という開発指針である。MLC方式からTLC方式への移行によって書き込み時間は長くなり、読み出し時間も長くなり、データの書き換え可能な回数は低下した。それでも、TLC方式のNANDフラッシュメモリは市場に受け入れられた。記憶容量当たりの製造コストが下がったからである。
そしてTLC方式の次に来る多値記憶技術として、1個のメモリセルに4bitのデータを記憶する方式、「QLC方式」が検討された。たとえば東芝とSanDisk(現在はWestern Digital)の共同開発チームは2009年2月に国際学会ISSCCで、QLC方式のプレーナ型NANDフラッシュメモリを試作発表している(米SanDiskと東芝が世界最大容量のNANDフラッシュを共同開発参照)。43nmのCMOS技術で製造し、シリコンダイ当たり64Gbitの記憶容量を実現した。発表時点では、世界最大の記憶容量を達成した半導体メモリである。
しかしプレーナ型NANDフラッシュ(2D NANDフラッシュ)では、QLC方式は製品化されなかった。プレーナ型NANDフラッシュでは微細化によって記憶密度を高めてきた。この結果、1個のメモリセルに蓄積する電荷の量が減少していった。蓄積する電荷の大小が、しきい電圧の変化に対応する。プレーナ型NANDフラッシュメモリでは電荷量が減りすぎてしまい、TLC方式における7段階の電荷量の制御が技術的な限界となってしまったのである。
それどころか、プレーナ型で微細加工をもっとも進めた1Ynm世代(約15nmの世代)では、TLC方式のNANDフラッシュメモリを製品化できず、MLC方式だけが製品化される事態となった。TLC方式が製品化された技術世代は、1Xnm世代(約19nmの世代)が最小の加工寸法となっている。
3D NANDフラッシュがはじめからTLC方式で製品化できた理由
3D NANDフラッシュメモリの製品化では、プレーナ型NANDフラッシュメモリとはまったく違うスタートを切った。はじめから、多値記憶方式が導入されたのである。しかも初期のわずかな期間がMLC方式で製品化されたのを除くと、当初からTLC方式でずっと、大容量化が進んできた。
はじめからTLC方式で製品化できた大きな理由は、メモリセルが蓄積する電荷量の違いにある。MLC方式で15nm世代のプレーナ型NANDフラッシュに比べ、TLC方式の3D NANDフラッシュが蓄積する電荷量は、約3倍と大きい。電荷量だけで見ると、プレーナのMLC方式に比べて3D NANDのTLC方式は、隣接するしきい電圧間の電荷量のマージンが約3倍もあることになる。これは非常に大きなメリットだ。
電荷量が増えたおもな理由は、セルトランジスタで電荷を蓄積する部分の断面積が大きくなったことである。セルトランジスタの加工寸法が拡大したことと、セルトランジスタの形状が円筒形に変化したことが、断面積の増加に寄与した。
そして3D NANDフラッシュでは記憶密度の拡大に微細化を使わない。微細化による電荷量の減少が起きない。言い換えると、記憶密度を高めても、セルトランジスタが蓄積可能な電荷量が変化しない。安心してTLC方式を使い続けられる。
しかも3D NANDフラッシュではTLC方式でも電荷量のマージンが大きいので、書き込み手法を変えることができた。プレーナ型NANDフラッシュで採用していた3回に分けて書き込む手法ではなく、1回で3bitのデータをすべて、書き込めるようになった。このことは、TLC方式のNANDフラッシュメモリにおける書き込み速度を著しく向上させることになった。
いち早く3D NANDフラッシュメモリの量産をはじめて自社ブランドのSSDに搭載したのは、Samsung Electronics(以降は「Samsung」と表記)である。同社のTLC方式3D NANDフラッシュを内蔵するSSDは他社製のプレーナ型NANDフラッシュ内蔵SSDに比べて「書き込みが速い」と高く評価され、一時は引っ張りだことなった。
もちろんSSDの性能はコントローラにも依存する。一方でコントローラの技術あるいは性能が同じであれば、あとはNANDフラッシュメモリの性能がSSDの性能を左右する。上記の評判は、3D NANDフラッシュにおける書き込み速度の向上が、SSDの性能向上につながっていることを強く示唆している。
そしてQLC方式は、原理的にはTLC方式の半分の電荷量でしきい電圧を区分けする。3D NANDフラッシュはQLC方式でも、MLC方式で15nm世代のプレーナ型NANDフラッシュに比べ、1.5倍の電荷量を確保できることになる。このため、3D NANDフラッシュではQLC方式を商業化する道が開けた。
QLC方式では1個のセルに15通りもの値を書き込み
改めて説明すると、QLC方式では1個のメモリセルに4bitのデータを記憶する。書き込み動作で設定する「しきい電圧」は15段階に達する。隣接するしきい電圧の間隔はTLC方式に比べ、およそ半分に縮まる。しきい電圧の制御を一段ときめ細かくする必要がある。
QLC方式のメリットは明らかだ。記憶密度が向上し、記憶容量(シリコン面積当たり)が拡大し、製造コスト(記憶容量当たり)が下がる。その代わり、犠牲となるのが性能(速度)と長期信頼性である。そのままではSSDやフラッシュストレージなどの製品の要求仕様を満たさないと考えられた場合、なんらかの工夫によって性能と長期信頼性の低下を緩和しなければならない。
QLC NANDフラッシュでは長期信頼性が著しく悪化する
ここではまず、長期信頼性がどの程度、犠牲になるのかを見ていこう。長期信頼性の指標はおもに2つ。データを書き換え可能な回数(「エンデュランス」と呼ぶ)とデータを保存する期間(「データリテンション」と呼ぶ)である。
データの書き換え回数とデータの保存可能な期間には相関があり、一般的には、データの書き換えを繰り返したメモリセルは、データを保存可能な期間が短くなる。言い換えると、データを書き換え可能な回数とは、ここまでの「回数」の書き換えを繰り返すと、データを正常に保存できなくなってしまう「回数」を意味する。
多値記憶方式とデータの書き換え可能な回数には、密接な関係がある。メモリセルに格納するデータのbit数を増やせば増やすほど、書き換え可能な回数は減少する。プレーナ型NANDフラッシュメモリの時代には、書き換え可能な回数はSLC方式では10万回、MLC方式では1万回、TLC方式では1,000回とされていた。1bit増やすごとに、10分の1に減少するというのが、おおよその目安である。
この減少傾向は、3D NANDフラッシュ技術の登場によって一時的に食い止められた。TLC方式の3D NANDフラッシュにおける書き換え可能な回数は3,000回～5,000回と言われている。QLC方式もすべて3D NANDフラッシュである。TLC方式からQLC方式への変更によって書き換え可能な回数は5分の1～10分の1になるとされる。具体的には、300回～1,000回である。
QLC NAND SSDは書き換え回数が減少する
TLC方式からQLC方式への移行による書き換え可能回数の減少は、SSDの製品仕様に反映されている。Intelのコンシューマ向けSSDである「600pシリーズ」と「660pシリーズ」の製品仕様を比較すると、その違いが明確に見て取れる。
「600pシリーズ」は記憶メディアにTLC方式の3D NANDフラッシュを、「660pシリーズ」は記憶メディアにQLC方式の3D NANDフラッシュを搭載したSSDである。両シリーズのフォームファクタとインターフェイスは同一であり、違いはおもにNANDフラッシュメモリとコントローラ(およびファームウェア)だと言える。
両シリーズで記憶容量が1TBの製品を取り上げ、書き込み可能な容量(TBW)を比べてみた。TBWは「600pシリーズ」が576TBであるのに対し、「660pシリーズ」は200TBと半分以下に減少していた。SSD全体に対して前者は576回の書き換えが可能であるのに対し、後者は200回しかない。この違いはおもに、搭載する3D NANDフラッシュの違いによるものと思われる。
「600pシリーズ」と「660pシリーズ」はいずれもコンシューマ向けなので、200回と少ない書き換え回数でも問題はあまり起きない、とも言える。
問題はエンタープライズ向けである。エンタープライズ向けでは、Micronが最大容量が7.68TBのQLC SSD「5210 ION SSDシリーズ」を製品化したと発表している。そこで同製品のTBWがどのようになっているかを調べたのだが、現時点では「5210 ION SSDシリーズ」の仕様は公表されていないようだ。このため、詳細は不明である。
なんらかの工夫を施さないかぎり、QLC SSDの書き換え回数はTLC SSDの書き換え回数よりも減少する。これは避けられない。さらに書き込みに要する時間と読み出しに要する時間が長くなり、性能(速度)が低下する。
そこで、性能の低下を防ぐための工夫が、QLC SSDでは必須になろうとしている。その詳細については、機会を改めて本コラムで述べたい。