福田昭のセミコン業界最前線
完成に近づいた、SamsungのEUVリソグラフィ採用7nm半導体量産技術
2018年6月29日 06:00
韓国のSamsung Electronics(以降は「Samsung」と表記)は、微細加工にEUV(Extreme Ultra-Violet: 極端紫外線)リソグラフィを採用した7nm世代の半導体量産技術を開発中である。
この量産技術が、ほぼ完成の域に近づいてきた。2018年末までには、製品チップ(モバイル用アプリケーションプロセッサとみられる)の量産を始められそうだ。
Samsungは以前から、7nm世代の半導体生産にEUVリソグラフィを導入すると表明してきた。昨年(2017年)2月に開催された半導体回路技術の国際学会「ISSCC 2017」では、EUVリソグラフィを導入して試作したSRAMのテストチップ(記憶容量は8Mbit)を公表した(講演番号12.2)(次世代モバイルを実現する7nmのSRAM技術をTSMCとSamsungが公表)。
つづく2017年6月には、半導体技術の国際学会「VLSIシンポジウム」で、EUVリソグラフィを採用した7nm世代の半導体製造技術を公表した(講演番号T6-1)(Samsung、EUVリソグラフィ採用の7nm FinFET技術を公表)。これらを「第1世代」のEUV採用7nm製造技術とSamsungでは呼称している。
Samsungが量産用に仕上げてきたのは、「第2世代」の7nm製造技術である。2018年2月に国際学会ISSCCで、256Mbitと記憶容量を大幅に拡大したSRAMシリコンダイを試作してみせた(講演番号11.2)。
そしてこの6月20日(現地時間)には、米国ハワイ州ホノルルで開催されたVLSIシンポジウムで、第2世代のEUV採用7nm製造技術の概要を公表した(講演番号T6-1)。
コンタクトと最小ピッチ配線の加工にEUVリソグラフィを適用
EUVリソグラフィを適用したのは、第1世代と同様に、トランジスタ(FinFET)と金属配線を結ぶMOL(Middle-Of-Line、コンタクト)層と、最小ピッチの金属配線(Mx)層である。ゲートコンタクトピッチ(CPP)は54nm、金属配線の最小ピッチは36nmとかなり狭い。いずれもEUVのシングル露光で解像したという。
トランジスタはバルクシリコンのFinFETである。フィンピッチは27nmと極端に細い。こちらはArF液浸露光とSAQP(自己整合型4倍パターニング)技術を組み合わせて加工した。
トランジスタのしきい電圧は、第1世代と同様に3種類を用意した。しきい電圧の高い側から、「RVT(Regular Voltage Threshold)」、「LVT(Low Voltage Threshold)」、「SLVT(Super Low Voltage Threshold)」と呼んで区別している。
EUVリソグラフィの真価は密度ではなく、加工パターンの忠実度
第2世代の7nm製造技術を、他社が過去に国際学会で発表した7nm製造技術(Intelだけは10nm製造技術)と比較すると、フィンピッチは他社の最小と同等、金属配線ピッチは他社の最小と同等であり、コンタクトピッチは他社の最小よりも緩い。
論理セルの密度の目安となるCPP(ゲートコンタクトピッチ)×配線ピッチの面積と、トランジスタの密度の目安となるフィンピッチ×CPPの面積はかなり小さいものの、他社の最小値よりはやや大きい。SRAMのメモリセル面積は、他社のSRAMセルよりも小さく、過去最小を記録した。
これらの数値を見ていくと、EUVリソグラフィの導入によって、Samsungの7nm製造技術が他社に比べて論理回路の密度が格別に高くなったり、トランジスタの密度が特段に向上したり、といったことはうかがえない。
実際に講演では、SamsungはSRAMセルが世界最小であることはアピールしていたものの、論理回路の密度について、他社と比較した優位性の主張は見受けられなかった。
EUVリソグラフィの導入による優位性でSamsungが強く主張していたのは、加工パターンの忠実度が格段に向上することだ。ArF液浸に比べると、マスクパターンに対する忠実度では70%の向上があるという。
忠実度の飛躍的な向上による最も重要な進化は、折れ曲がった配線パターンを加工できるようになることだ。このことにより、配線レイアウトの自由度が大幅に向上する。その結果、配線遅延が短縮し、配線の層数が減少し、論理セルが小さくなる。
ArF液浸のマルチパターニングでは、折れ曲がった配線パターンの加工が困難であり、配線パターンは平行直線群となっていた。
たとえば第1層と第3層の配線が水平方向の平行直線群だとすると、第2層と第4層の配線は垂直方向の平行直線群となるようにレイアウトしていた(直交パターン)。
信号伝送の経路(レイアウト)に折れ曲がりがあると、配線間のビアを通じて上層あるいは下層の配線層に信号を受け渡す必要がある。このことは配線面積の増大と配線抵抗の増大、ビアによる抵抗増大といった問題を生じる。
EUVリソグラフィによる効果はまだある。コンタクトの寸法ばらつきと配線間スペースの寸法バラつきが大幅に減少するという。
Samsungの発表論文によると、ArF液浸(マルチパターニング)に比べるとコンタクトの寸法バラつきは約半分に、配線間スペースの寸法バラつきは約3分の2に減っている。
バラつきの減少は、設計上の寸法をより小さくできる余裕をもたらす。このことも、論理セルの縮小に結びつく。VLSIシンポジウムの講演では、論理セル(スタンダードセル)の高さが10%ほど短くなると説明していた。
10nm世代に比べて速度は20～30%向上し、消費電力は30～50%低減
Samsungが開発した7nm世代の製造技術では、同社の10nm世代に比べて速度、消費電力ともに改良が施された。トランジスタのレベル(第1世代の7nm技術)では、速度が20%向上し、消費電力が35%減少した。
論理セルライブラリのレベル(第2世代の7nm技術)になると、速度が20%～30%向上し、消費電力は30%～50%ほど減少したとする。またCPPと金属配線ピッチの積による面積は、10nm世代に比べて63%に縮小した。
モバイル向けのアプリケーションプロセッサが最初の製品となる模様
講演で注目すべきは、EUV採用7nm世代で最初の製品になると思われる、モバイル向けアプリケーションプロセッサを試作したシリコンダイ写真を見せたことだ。
わざとボカしたような不鮮明な写真であり、詳細を読み取りにくくしていた。シリコンダイ面積は公表しなかった。
試作したアプリケーションプロセッサは、複数のCPUコアと複数のGPUコア、SRAMマクロを内蔵する。試作生産ながら、完動品をすでに得ているという。
このほか講演では、長期信頼性試験(負バイアス温度不安定性[NBTI]試験と絶縁膜経時破壊[TDDB]試験)で10年以上の寿命を保証可能になっていると述べていた。EUVリソグラフィそのものの完成度は不明だが、製造したシリコンはすでに実用水準にあることがうかがえた。
EUVリソグラフィの量産適用に関しては、最近までは台湾のシリコンファウンダリ最大手であるTSMCが積極的だとされていた。適用世代は7nm世代だと予想する業界関係者が多かった。
しかし、2017年にはTSMCは7nm世代へのEUVリソグラフィ導入をとりやめ、ArF液浸のマルチパターニングで7nm世代の半導体量産を開始した。現在ではEUVリソグラフィの量産適用スケジュールを確実に持っている大手半導体メーカーは、Samsungだけだとされている。
Samsungの7nm製造の行方には、今後も注目したい。