福田昭のセミコン業界最前線

IntelとSamsungが7nmロジック量産への適用を目指すEUV露光技術

 現行の半導体製造技術による微細化が、行き詰まりつつある。行き詰まりそのものは半導体製造のコミュニティでは、10年以上も前からの共通認識だ。その大きな理由は、半導体集積回路の微細な回路パターンを形成するリソグラフィ技術(露光技術)が基本的には変化していないことによる。

およそ10年前から限界に達しているArF液浸露光技術

 半導体露光技術の分解能(解像度)は、光源の波長(λ)と光学系の開口数(NA)によって主に決まる。波長を短くするか、あるいは、開口数を高めることで、解像度は向上する。すなわち、回路パターンの最小寸法が短くなる。

半導体露光技術における分解能(解像度)の定義

 最先端の半導体チップの製造に使われている露光技術は、ArFレーザー光源と液体(純水)対物レンズを組み合わせた「ArF液浸露光技術」である。ArFレーザーの波長は193nm、もっとも開口数(NA)の高い露光装置はNAが1.35であり、比例係数のk1は0.25以下にできないので仮に0.26とすると、解像度は38nm(ハーフピッチ)となる。これがArF液浸露光の解像限界である。

 露光装置最大手のオランダASMLは、およそ10年前の2007年に開口数(NA)が1.35のArF液浸露光装置(ArF液浸スキャナ)「XT:1900i」の出荷を開始した。カタログ仕様の解像度は40nm(ハーフピッチ)であり、ほぼ限界に近い。

 ASMLは当然ながら「XT:1900i」を改良したArFスキャナを順次、開発してきた。しかしながら、最新世代のArF液浸スキャナ「NXT:1980Di」でも、193nmの波長と1.35のNAという組み合わせは変わっていない。

ArF液浸とマルチパターニングでも微細化限界が近づく

 最新世代のArF液浸スキャナが10年前と大きく違うのは、マルチパターニングに対応していることだ。マルチパターニングとは、1層(ワンレイヤ)の微細なパターンを形成するために、複数回の露光を繰り返すこと。通常は、ワンレイヤの加工に必要な露光回数は1回である。マルチパターニングを導入すると、解像可能な寸法を半分以下にできる。解像度を定義する式では、比例係数k1を0.25以下に小さくすることに相当する。

 2回の露光によって解像度を2倍(パターンの最小寸法を半分)にするダブルパターニングはすでに実用化されている。大量生産中の最先端世代である16nm/14nm世代のプロセッサやSoC(System on a Chip)などのロジック集積回路の製造には、ダブルパターニングは必須の技術である。ダブルパターニングでは基本的に、ワンレイヤの形成のために露光(レジストと呼ぶ感光性樹脂に光を当てることで仮のパターンを形成する作業)とエッチング(ウェハ表面を仮のパターンに沿って削る作業)を2回、繰り返す。

 そして、解像度をダブルパターニングからさらに高めるには、マルチパターニングの露光回数を増やすしか、ArF液浸露光では手段がない。しかし、マルチパターニングには以下のような弱点がある。まず、スループット(生産性)が低下する(製造コストの上昇を意味する)。さらに、レジストやエッチング材料などのコストが増加する。また、露光の位置合わせにおける要求精度が厳しくなる。そして、解像したパターンの形状が歪んでしまう。これらの弱点は、マルチパターニングの露光回数が増加するとともに酷くなっていく。

 今年(2017年)に本格的な量産が始まるとされる10nm世代のプロセッサやSoCなどの製造ではダブルパターニングを適用するレイヤが増加するとともに、トリプルパターニング(3回露光)を導入する可能性が高い。さらにはクオドルプルパターニング(4回露光)を導入する可能性もある。こうなると、スループットは大幅に低下し、解像したパターンの歪みはかなり酷いものになってしまう。

 さらに、2019年あるいは2020年に本格的な量産が始まるとされる次世代の7nmノードでは、クオドルプルパターニング(4回露光)でも、クリティカルなレイヤの解像が可能かどうかが怪しくなってくる。

ArF液浸露光技術の解像度。シングルパターニングにおけるプロセス係数k1を0.26と想定して計算したもの

7nmロジックの本格量産はEUV露光技術の導入しかない

 したがって先端ロジックを製造している半導体企業、すなわちIntelとTSMC、Samsung Electronics、GLOBALFOUNDRIESは、7nm世代のロジックを本格的に量産するためにはArF液浸のマルチパターニングだけでは不十分で、EUV(Extreme Ultra-Violet:極端紫外線)露光技術を採用しなければならないという考えに傾いている。もう少し具体的に説明すると、EUV露光技術を導入することにより、ArF液浸のマルチパターニング露光の出番をなるべく少なくする。

 EUV露光技術、あるいはEUVリソグラフィ技術は、原理的には極めて素晴らしい。EUV露光技術は波長が13.5nmと短い軟X線を光源に使う。ArF露光技術の波長193nmに比べると、波長は10分の1に満たない。波長だけで比較すると、原理的には解像度は10倍以上に向上する。ただしEUV露光技術は光学系の開口数(NA)が低いので、実際には解像度の向上は4倍程度にとどまる。それでも、マルチパターニング技術を使わずに解像度が向上することのメリットは大きい。

ArF液浸露光とEUV露光の解像度の比較。ArF液浸露光のプロセス係数k1は0.26、EUV露光のプロセス係数k1は0.34と仮定した

 まず、ArF液浸のマルチパターニングに比べると製造コストが低下する。さすがにArF液浸のシングルパターニングに比べるとEUV露光のコスト(ワンレイヤ当たりの製造コスト)は高いものの、ArF液浸のクオドルプルパターニングに比べると、EUV露光のコストは低い。さらには、解像パターンの歪みが少なくなる。したがって歩留まりが向上する。

EUV露光とArF液浸露光の、プロセスコスト(レイヤ当たり)の比較。EUV露光機メーカーのASMLが2016年7月に米国サンフランシスコで開催されたイベント「SEMICON West」で発表した資料から

 EUV露光機メーカーのASMLによると、例えば単純な平行パターン(直線状の配線が平行にならんだパターン)で比較すると、7nm世代のロジックではクリティカルなレイヤの解像に、54回のArF液浸露光を必要とする。これがEUV露光を導入すると、クリティカルなレイヤの解像で使うArF液浸露光の回数が21回と半分以下に減少する。EUV露光の回数は9回である。そしてトータルのプロセスコストを9%ほど、下げることができる。

光源出力が2016年秋から大きく上昇

 ただし、EUV露光技術を本格的な量産に導入するためには、乗り越えなければならない課題がまだ残っている。最先端露光技術に関する世界最大の国際学会「SPIE Advanced Lithography」(2017年2月26日~3月2日に米国カリフォルニア州サンノゼで開催)でIntelは、「7nmノードにはEUVが強く望まれている。ただし導入するのは、準備が完了してからだ(EUVL is highly desirable for the 7nm node but will only be used when it is ready)」とのメッセージを講演の結論で述べていた(講演番号10143-1)。

 最大の課題は明確で、EUV光源の出力が目標に足りていないことだ。目標とする光源出力(集光点出力)は250Wである。この出力が安定的に得られると、スループット(1時間当たりのウェハ処理枚数)が125枚を超えるようになり、量産に一応の目処が付く。ただし現状では安定に得られている光源出力は130W前後で、最大のスループットは85枚(こちらは安定に得られているわけではない)にとどまる。ASMLによると、ピーク出力は210Wである。

 またEUV露光機メーカーであるASMLが公表する光源の出力値に比べると、EUV露光機を導入して開発に利用する半導体企業が公表する出力値は低いことが多い。今回の「SPIE Advanced Lithography」では、Samsung Electronicsが昨年(2016年)秋から今年始めにかけて光源出力が大幅にアップしたという、希望の持てるデータを発表した(講演番号10143-2)。Samsungによると、2016年の6月までは130Wにとどまっていた出力が、2016年11月には135W、同年12月には160W、そして2017年1月には200W~205Wに達したとする。

EUV露光機の稼働率は75%にまで上昇

 EUV露光技術には、EUV露光機(スキャナ)の稼働率があまり高くない、という課題もある。Intelは、4週間の平均稼働率が2016年始めの段階では約70%だったのに対し、2016年末には約75%に向上したと講演で述べていた。75%とは粗く言ってしまうと、4週間の中でほぼ1週間がダウンタイム(稼働していない時間)だということだ。稼働率は過去、少しずつだが確実に上昇してきた。まだ十分とは言えないが、上昇傾向は続いている。

基盤(インフラ)技術は量産準備の完了が近づく

 EUV露光技術では、マスクやレジストなどの基盤(インフラ)技術を新しく開発しなければならない。10年以上にわたる開発期間を経て、インフラ技術はようやく、量産適用が見えてきた。

 Intelは「SPIE Advanced Lithography」で、EUV露光のインフラを構築する8つの要素技術(カギとなる要素)について、量産への準備が整っているかどうかを評価した一覧表を示した。8つの要素技術の中で、6つは量産への準備が完了しており、1つはあと少しで量産準備が整う。残りの1つは、まだ時間がかかる。

EUVリソグラフィの要素技術と課題
EUVインフラ構築のカギとなる要素技術と、その完成度。Intelが2017年2月末の「SPIE Advanced Lithography」で発表した内容をまとめたもの

 「SPIE Advanced Lithography」におけるIntelとSamsungの講演からは、EUV露光技術の量産適用には、まだしばらく時間がかかりそうなことが窺える。ASMLは、最先端ロジックを生産する半導体各社のEUV露光技術導入は2018年~2019年になるとの見通しを、2016年10月31日に同社が開催したアナリスト向け説明会で述べていた。この見通しが前倒しになることはまず、ないだろう。無理やり少量生産に適用するという場合を除けば、だが。素直に考えると、2018年後半あるいは2019年前半の量産開始が、開発が順調に進んだときのタイムスケジュールに見える。

最先端ロジックを生産する半導体企業各社のEUV露光技術導入に関する公式なコメント。ASMLが2016年10月31日に開催したアナリスト向け説明会「Analyst Day」で示したもの