イベントレポート

QualcommとSamsungが「Snapdragon 765」の製造技術を公表

~2020 VLSIシンポジウムレポート

「SDM765/765G」のブロック図。5G対応モデムのX52マルチモードモデム、CPUであるKryo 475(64bitオクタコア、最大動作周波数は765が2.3GHz、765Gが2.4GHz)、GPUのAdreno 620、DSPのHexagon 696コア、第5世代AIアクセラレータ、ISPのSpectra 355、センサーハブ、Wi-Fi/Bluetooth回路であるFastConnect 6200サブシステムなどを内蔵する。図面はVLSI技術シンポジウムの論文集(論文番号THL.1)、内容はQualcommの製品資料から引用した

 Qualcomm TechnologiesとSamsung Electronicsは共同で、5G対応のミッドレンジスマートフォンに向けたSoC「Snapdragon 765/765G(SDM765/765G)」の製造技術を国際学会「VLSIシンポジウム」で2020年6月16日に公表した(講演番号THL.1)。

 Qualcommは昨年(2019年)12月3日~5日に米国ハワイで開催したイベントで、5G対応のスマートフォン用SoCを発表していた(参考記事:Qualcomm、ハイエンドスマホの性能を25%押し上げる「Snapdragon 865」)。プレミアム価格帯の「Snapdragon 865(SDM865)」と、ミッドレンジの「SDM765/765G」である。SDM865は製造プロセスにTSMCの「7nmプラス(N7P)」、SDM765/765Gは製造プロセスにSamsung Electronics(以降は「Samsung」と表記)の「第2世代EUVのFinFET 7nmプロセス」を採用した。

 VLSIシンポジウムでは以前からSamsungが、同社のEUV(極端紫外線)リソグラフィ技術について概要を公表してきた(参考記事:完成に近づいた、SamsungのEUVリソグラフィ採用7nm半導体量産技術)。2018年には第2世代のEUVリソグラフィ技術を発表した。この第2世代EUV技術と7nmのFinFET技術によって「SDM765/765G」を製造している。

「SDM765/765G」を搭載した5G対応スマートフォンのシステム構成例。ミリ波帯の5Gシステムには、Qualcomm製のアンテナモジュール「QTM 525」を介して接続する。サブシックス帯の5Gシステムへは市販のRF ICおよびRFフロントエンドによってつなぐ。図面はVLSI技術シンポジウムの講演スライド(講演番号THL.1)から引用した

0.026平方μmと微小なSRAMセルをEUV露光で実現

 講演では、「SDM765/765G」の製造に使われたおもなパラメータ(要素技術や加工寸法など)を明らかにした。リソグラフィ技術には第2世代のEUV露光技術と、四重パターニング(LELELELE)のArF液浸露光技術を採用した。EUV露光技術の採用により、FinFETのフィンピッチは27nm、ポリピッチ(CPP)は54nm/60nmの2種類(「デュアルポリピッチ」と呼称)、配線ピッチは36nmと量産クラスとしては寸法をもっとも短くできた。

 またSRAMのセル面積は0.026平方μmとこれも量産クラスとしてはもっとも小さくなったとする。四重パターニング(LELELELE)のArF液浸露光技術は、配線ピッチを44nmとArF液浸露光の量産レベルとしてはもっとも短くした。

 トランジスタ技術は、第5世代のバルクFinFET技術である。ソースとドレインには第5世代のエピタキシャル成長技術を開発し、導入した。スタンダードセルの高さは、6.75トラック(243nm)と7.5トラック(300nm)の2種類がある。6.75トラックは高密度セル、7.5トラックは高性能セルとなる。

「SDM765/765G」の製造に使われた要素技術と加工寸法の概要。図面はVLSI技術シンポジウムの講演スライド(講演番号THL.1)から引用した

 全体としては14nmの技術世代に比べ、ロジックとSRAM、シリコンダイの面積は約4割に減少した。また同じ7nm世代でもEUVを使わない7nm技術で製造した「Snapdragon 855(SDM855)」に比べ、EUVを使った7nm技術だとシリコン面積は5%ほど減る。

製造技術ノードとロジック、SRAM、チップ(シリコンダイ)の面積(14nm世代を1.0とした相対比較)。図面はVLSI技術シンポジウムの講演スライド(講演番号THL.1)から引用した

CPUの演算性能は10%向上し、消費電力は25%低下

 SDM765/765Gが採用した7nm EUV世代のFinFET回路は、同じ消費電力であれば8nm世代のFinFET回路に比べると速度が12%向上し、同じ速度であれば8nm世代のFinFET回路に比べて消費電力が30%低下した。

7nm EUV世代のトランジスタ回路と8nm世代のトランジスタ回路で速度と消費電力を比較した結果。図面はVLSI技術シンポジウムの論文集(論文番号THL.1)から引用した

 この違いをCPUで比較した結果も示していた。8nm技術で製造した既存のスマートフォン向けSoC「Snapdragon 730G(SDM730G)」とSDM765/765GでCPUの演算性能と消費電力を比べた。SDM730GのCPUは最大動作周波数が1.8GHzの低消費電力コア(シルバーコアと呼称)を6個と、最大動作周波数が2.2GHzの高性能コア(ゴールドコアと呼称)を2個内蔵する。

 SDM765/765GのCPUは最大動作周波数が1.8GHzのシルバーコアを6個と、最大動作周波数が2.2GHzのゴールドコアを1個、最大動作周波数が2.3GHz(SDM765)あるいは2.4GHz(SDM765G)の超高性能コア(ゴールドプラスコアあるいはプライムコアと呼称)を1個内蔵する。通常のコアはポリピッチが54nmであるのに対し、プライムコアはポリピッチを60nmと広げて動作周波数を向上させたコアである。

 プライムコアや7nm EUVプロセスなど開発により、SDM730Gに比べてCPU全体の演算性能は10%向上し、消費電力は25%下がった。

8nm技術の「Snapdragon 730G(SDM730G)」と7nm EUV技術の「SDM765/765G」のCPUコア構成と性能の比較。図面はVLSI技術シンポジウムの講演スライド(講演番号THL.1)から引用した

14nm世代から7nm世代への移行で生じるマスクの枚数増を半分に

 ArF液浸マルチパターニング技術からEUVシングルパターニング技術への切り換えは、大きな利益をもたらす。露光用マスクの枚数が減る、2次元のパターニングが容易になる、配線ピッチをより狭くできる、ビアの抵抗と配線抵抗、配線容量のばらつきが減少する、などの利点がある。

 講演では、露光用マスクの枚数について具体的に説明していた。14nm世代から微細化していったときにArF液浸マルチパターニングでマスクの枚数が増えるのはおもに、コンタクト層(MOL)と金属配線層(BOEL)である。14nm世代から10nm世代に移行すると、MOLとBEOLにおける露光用マスクの枚数は9枚ほど増える。次に7nm世代に移行すると、マスクの枚数は14nm世代に比べて30枚強と大幅に増えてしまう。ところが7nm世代でEUV露光技術を導入すると、マスクの増加は約15枚と半分に抑えられる。

EUV露光技術の導入がもたらす利益(左)と、露光用マスク枚数の増加トレンド(右)。図面はVLSI技術シンポジウムの講演スライド(講演番号THL.1)から引用した

設計と製造の協調最適化で性能をさらに高める

 Qualcomm Technologiesは2020年5月10日に、SDM765Gの後継品となる「Snapdragon 768G(SDM768G)」を報道機関向けに発表した(参考記事:Qualcomm、GPU性能が15%向上した「Snapdragon 768G」)。VLSIシンポジウムの講演では、このSDM768Gについても少しだけふれていた。

 SDM768Gの基本的な製造技術やSoCの内部構成などは、SDM765Gと変わらない。設計と製造の協調最適化(Process-Design co-optimization)をさらに進めることで、CPUの最小電源電圧をさらに下げるとともに動作周波数を高めた。最小電源電圧(Vmin)は100mV低下した。最大動作周波数は2.8GHz(プライムコア)と約1.17倍に向上した。その結果、CPUとGPUの演算速度は約15%高くなり、AnTuTuベンチマークの値は約10%向上した。

「Snapdragon 768G(SDM768G)」とSDM765G、SDM765の比較。図面はVLSI技術シンポジウムの講演スライド(講演番号THL.1)から引用した

 今後、最適化をさらに進めることで、プライムコアの動作周波数は3GHzにまで上げられる見通しだ。将来が楽しみである。