DRAMとNANDの終焉が見えてきた。

　DRAMとNANDというコンピュータを支える2大メモリ技術の寿命が終わろうとしている。少なくとも、そう唱える声が、業界の中で強くなりつつある。どちらのメモリ技術も、微細化が進んだ結果、容量を増加させることが難しくなりつつあるからだ。

　終焉を予測する人達は、両技術とも、10nmプロセス台か10nm前後あたりで微細化が限界に達するだろうと見ている。DRAMの方が行き詰まるプロセスノードが大きいが、NANDの方が微細化で先行しているため、どちらも似たような時期に行き詰まりが来る。NANDはメモリセルの3D化、DRAMはメモリセルの4F2化で延命することができる可能性があるが、それにも限界がある。

　微細化による容量増大が止まると、そのメモリ技術には未来がなくなる。微細化によってダイエリア当たりの容量が増大し、ビット当たりのコストが安くなることで、メモリ業界は推進されているからだ。DRAMとNANDが、あと数世代でその限界に達すると、その先は、メインメモリもストレージメモリも容量が増えなくなってしまう。

　そのため、メモリベンダーは、DRAMとNANDを置き換える、新しい不揮発性メモリ(NVM:Non-Volatile Memory)技術の開発にやっきになっている。新不揮発性メモリには「STT-RAM(またはSTT-MRAM,Spin-Transfer Torque RAM:スピン注入メモリ)」「PCRAM(またはPRAM,Phase-Change RAM:相変化メモリ)」「ReRAM(またはRRAM,Resistive RAM:抵抗変化メモリ)」の3つの候補がある。それぞれ特徴が異なる上に、将来の発展にもまだ未知数の部分があり、DRAMとNANDを“いつ”、“どのように”置き換えられるのかは、まだはっきりしていない。混沌の中で苛烈な開発レースが進んでおり、過去1～2年の間に新不揮発性メモリのベンチャーが大手に買収されたり、開発提携が結ばれたりと、急進展している。

　DRAMとNANDが新メモリへと置き換わることは、コンピュータに抜本的な変化をもたらす可能性を秘めている。まず、DRAMのようなワークメモリと、NANDのようなストレージメモリを、1つのメモリ技術に統合する「ユニバーサルメモリ」が実現できる可能性がある。ストレージ上のファイルをメモリ上に展開することが不要になり、ユニバーサルメモリ上でそのまま実行できるようになる。

　また、新メモリは、ロジックプロセスとの親和性がより高いため、プロセッサへの搭載が容易になる。キャッシュをSRAMから不揮発性メモリへと置き換えることで、「ノーマリー・オフ・コンピューティング」-通常状態がオフで、コンピューティングが必要な時だけオンにするプロセッサが可能となる。また、メモリとプロセッサをワンセットにしたチップを相互接続するといった、新しいコンピュータの形態も可能になる。データを格納したメモリに付属したプロセッサでデータを処理するという「データのあるところにコードを持ってくる」コンピューティングスタイルも可能となる。

　DRAMとNANDの終焉は、先週米Santa Claraで開催されたFlashメモリ技術のカンファレンス「Flash Memory Summit 2012」での話題の1つだった。Flash Memory Summitでは、去年あたりからDRAMとNANDの技術的な限界がいくつかのセッションで取り上げられており、今年(2012年)は、キーノートスピーチでもこの問題が大きくフィーチャされた。

Flash Memory Summit2012会場	会場となったSanta Clara Convention Center

　メモリの微細化の限界の問題について、このところ積極的に講演を行なってきたのはSK hynixだ。SK hynixは今回のFlash Memory Summitで「Prospect for New Memory Technology」と題して、DRAMとNANDの行き詰まりと後継メモリ開発についてのスピーチを行なった。また、不揮発性メモリに手を伸ばし始めたRambusも、キーノートスピーチで、次世代不揮発性メモリへと向かう流れを説明した。

　DRAMとNANDは、どちらも似たような理由から限界に近づいている。DRAMの場合は、微細化でメモリセルが小さくなると、何も対策しなければ、DRAMのセルキャパシタの容量は小さくなり、データを保持できるリテンション時間は短くなり、オン電流は少なくなり、オフリーク電流(Leakage)は増えてしまう。こうした問題をあの手この手で押さえ込んでいるのが今のDRAM開発だ。

　DRAMのプロセス技術は、ベンダーによってかなり異なる。大枠で言えば、現在は30nm台の3xnmプロセスから、20nm台後半の2xnm世代へと移行が進んでいる時期で、さらに20nm台前半の2ynm世代、10nmプロセスの後半の1xnm世代へと進んで行く見込みだ。しかし、その先の1ynmや1znmあたりになると、先行きが不鮮明となる。ただし、ベンダーによる差は大きいため、実際にどうなるかはフタを開けてみないとわからない。

DRAMのプロセス技術とダイエリア PDF版はこちら

DRAMのコストのトレンド

DRAMのコストとスケーリング

　DRAMの微細化のポイントは、DRAMでは電荷を蓄えるセルキャパシタの容量を、できる限り保たなければならないことにある。キャパシタが小さくなると、蓄えられる電荷が少なくなり、DRAMを現在のスペックで働かせることが難しくなる。しかし、微細化とともにメモリセル面積は小さくなる。そのため、DRAMはセルキャパシタを縦に細長くして容量を稼いできた。下の図はスタックキャパシタの概念図で、セルが小さくなるにつれて、円筒をひたすら縦に伸ばしている。

DRAMのプロセス技術とセルのキャパシタ PDF版はこちら

　しかし、SK hynixは、この努力が限界に近づいていると指摘する。下のスライドは、SK hynixが2011年のSEMATECH Symposium Koreaで示したスライドで、セルキャパシタのピラー(pillar:柱)のアスペクト比(A/R)が示されている。つまり、セルキャパシタの直径に対する高さの比率で、3xnm世代でアスペクト比はA/R 25程度であるのが、20nm台後半の2xnmになると50前後、20nm台前半の2ynm世代ではA/R 60以上、1xnm世代あたりではA/R 100に達してしまうことがわかる。スライド中の各プロセスノードのところのグレーの長方形は、キャパシタピラーの並びで、8～10本程度のピラーを束ねた写真となっている。

キャパシターのピラーのアスペクト比

Sung Wook Park氏(Executive Vice President, SK hynix)

　Flash Memory Summitでは、このアスペクト比がどれだけ難しいかが、建築を例に取って説明された。SK hynixのSung Wook Park氏(Executive Vice President & Head of Research and Development Center, SK hynix)は、現在世界最高のビルの「Burj Khalifa」のアスペクト比はたった6であるのに、DRAMセルキャパシタは3xnmですでに25に達してしまっている。それもキャパシタを1本だけでなく、DRAMメモリセルの数だけ林立させなければならない。

キャパシタの実現

　下は過去数年のプレゼンテーションだが、アスペクト比25の3xnm世代で、すでにチャレンジとなっている。アスペクト比を100またはそれ以上に上げて行くことは、量産レベルで見ると、極めて難しい。こうしたSK hynixの資料を見ると、DRAMの微細化は、かなり困難なものになっていることがわかる。

DRAM微細化の課題

　DRAMの場合は、メモリセルの構造を変えて、セルサイズファクタを変えるという手もある。同じプロセス技術でも、メモリセルのサイズが小さければ、容量を増やすことができる。DRAMのユニットセルエリアは、従来は「6F2」だったのが、いったん「8F2」に増大し、それを8xから7xnmプロセス頃に6F2へと縮小した。8F2を6F2にすると、75%へとメモリセル面積が小さくなる。

　6F2から、さらに「4F2」へとメモリセルを縮小することで、容量を増やそうという動きもある。4F2は、1ビット/セルの場合の最小面積で、NAND SLC(Single-level Cell)も4F2だ。実際、エルピーダが昨年、4F2セルを発表している。6F2と4F2では、4F2の方が66%もメモリセル面積が小さいため、同じプロセスでも容量を増やすことができる。例えば、25nmの4F2は、20nmの6F2と理論上は同じメモリセルサイズとなる。しかし、これも、かなりハードルが高い。チップパッケージ当たりの容量を増やすだけなら、DRAMチップの3Dダイスタッキングという手もあるが、DRAMダイ当たりの容量は増えないため、コスト的には利点がない。

DRAMのメモリセル PDF版はこちら

　NANDフラッシュも、現在は容量増加が鈍化している。現在の20nm台のプロセスでは、MLC(Multi-Level Cell)で64G-bitチップが経済的なダイサイズ(半導体本体の面積)の限界だ。128G-bitになると、3ビット/セルのTLC(Triple-Level Cell)か、ダイサイズの大きなMLCとなってしまう。12～15カ月で2倍というNANDの急激な大容量化(=低価格化)は、もはや過去の話だ。

NANDフラッシュのプロセス技術とダイサイズ PDF版はこちら

NANDフラッシュのプロセス技術と密度 PDF版はこちら

　NANDの容量増加が鈍化した理由の1つは、微細化のペースが一時緩んだことにある。NANDの製造プロセス技術は、現在は19～20nm台のプロセスが先端だ。19nm前後が1xnmプロセスで、今後は1ynmプロセスなど、10nm台でさらに微細なプロセスへとシュリンクして行く見込みだ。しかし、DRAMと同様に微細化のハードルは高く、スムーズには行きそうにない。

　最大のハードルはメモリセルのゲートに蓄積できる電子の数がどんどん減ってしまうこと。SK hynixのSung Wook Park氏は、Flash Memory Summitのキーノートスピーチで、1xnm以下のプロセスになると、ゲートに蓄積できる電子の数が100個程度、制御しなければならない電子数が10個程度に減ってしまうと指摘した。そこまで電子数が減ると、制御は極めて難しくなる。NANDの場合は、多値のMLCなどでは、複数の電圧値で異なるビットを表現するため、制御しなければならない電子数は小さくなる。

NANDの微細化 PDF版はこちら

　NANDのこうした微細化の壁を越えるために、メモリベンダーは過去数年、NANDメモリセルの3Dスタック化に取り組んできた。ダイ上でメモリセルを3D積層する技術で、ダイの3D積層とは異なる。3Dメモリセル化がうまく行けば、同じプロセス技術のままで、メモリ容量を増やすことができるようになる。単純計算で、2層で倍容量、4層で4倍容量となり、それぞれプロセスノードを70%と50%微細化するのと同じ効果がある。

　しかし、実際には3D NANDも歩留まりとデータリテンションなどの面でハードルが高いとSK hynixのPark氏は説明する。現在のNANDの焦点は、はたして、3D NANDセル技術が、量産レベルで実用になるのかどうかという点にある。3D NANDで解決できると楽観視する声もある一方で、懐疑的な声もある。

　このように、NANDも3D NANDという解決策があるにも関わらず、先行きが完全に鮮明というわけではない。いずれにせよ、今後は、微細化または容量増加のための技術的なハードルはどんどん高くなることだけは確かだ。

　DRAMとNANDは、どちらもこれまでに何回も微細化の限界が言われ、その度に壁を突破してきたという経緯がある。そのため、DRAMとNANDの微細化/大容量化の終焉というストーリーは、オオカミ少年的に受け止められがちだ。しかし、ここ数年で、DRAMとNANDの限界を指摘する声はどんどん多くなっている。簡単に言えば、SK hynixが指摘しているのは、今回は本当にオオカミだということだろう。そして、オオカミが本当に来た場合、助けとなるのは、新しいメモリ技術しかない。大手メモリベンダーが、いずれも新メモリ技術の開発に走っているのは、オオカミが本当になる可能性が高いと判断しているからに他ならない。

新しいメモリの必要性

David Eggleston氏(Senior Vice President, Non-Volatile Memory Storage Division, Rambus)

　新不揮発性メモリにはさまざまな技術があり、量産チップとして本当に実現するのがどのメモリになるのか、今ひとつ判断が難しかった。しかし、現在は、STT-RAM、PCRAM、ReRAMの3種類に絞られつつあるように見える。Flash Memory Summitでは、RambusのDavid Eggleston氏(Senior Vice President, Non-Volatile Memory/Storage Division, Rambus)が、キーノートスピーチ「Revolution! The Impact of Emerging Memory Technologies」の中で、3種に集約する動きを示した。ちなみに、Rambus自身はこの動きの中で、NANDの置き換えとしてのReRAMを狙う。

不揮発性メモリ

　STT-RAM、PCRAM、ReRAMは、それぞれ特徴が異なり、適用できる用途が異なる。下のスライドは、SK hynixとRambusのものだ。3種のメモリで、それぞれ棲み分ける余地があることがわかる。ただし、システムによっては1種のメモリでユニバーサルメモリ的な使い方ができる可能性もある。

新しいメモリのコンセプト

メモリの種類

　それぞれのメモリ技術については、別記事で説明するが、重要なポイントは、3種のメモリ技術に共通性があることだ。SK hynixの下のスライドを見ると、それがよくわかる。これはDRAMと3種の新メモリの比較で、電荷を蓄えたキャパシタから、抵抗値を変えるレジスタへとデータの格納方式が変わることを示している。NANDについても似たようなことが言える。電荷から抵抗へと変わることが、本質的な変化となる。

不揮発性メモリの比較