CPUコアやGPUコアなどのベンダーである英国ARMは毎年秋に、米国カリフォルニア州のシリコンバレーでエンジニア向けのイベントを開催してきた。ARMは日本を含めた世界各地域でエンジニア向けのイベントを開催しているが、シリコンバレーのイベントが規模としては最大であり、米国内からはもちろんのこと、世界の各地域からエンジニアが足を運ぶ。ARMとそのパートナー企業にとって最も重要なイベントと言える。

　今年は10月25日～27日に米国カリフォルニア州サンタクララで、「ARM TechCon 2011」の名称で開催された。会期の3日間は初日が「Chip Design Day」、2日～3日目が「Software & System Design Days」と分かれており、前者は半導体チップ(ハードウェア)の設計と製造に関する講演会と展示会、後者はソフトウェア開発とシステム開発に関する講演会と展示会である。

　ARMが提供しているCPUコアは一般に「ARMコア」と総称されていた。これはCPUアーキテクチャが「ARMアーキテクチャ」と称する32bit RISCを基本とする命令セットアーキテクチャであること、最近まではCPUコアのシリーズ名称が「ARM7」、「ARM9」、「ARM11」といった「ARM」と「番号」の組み合わせであったことが大きな理由である。

　最新世代のCPUコアは名称を「ARM Cortex」に統一することでARMの名前を薄め、「ARM Cortex」と「アルファベット(M、R、Aのいずれか)」と「番号」の組み合わせで表記している。アルファベットはシリーズの名称であり、ARM Cortex-Mシリーズはマイクロコントローラ(マイコン)向けのCPUコア、ARM Cortex-Rシリーズはリアルタイム制御用System on a Chip(SoC)向けのCPUコア、ARM Cortex-Aシリーズはアプリケーション処理用SoC向けのCPUコアという位置付けである。ただし「ARM Cortex」では長すぎるためか、ARM以外では「Cortex-A9」といったようにARMの冠を付けずに表記されることが少なくない。

　このようにCPUコアからARMの名称は薄まってきたものの、「Cortex」世代のCPUコアも依然として「ARMコア」と呼ばれることが少なくない。「ARM」は現在では企業名や命令セットアーキテクチャの名称、CPUコアの名称といった枠を超えた、「ブランド名」となっているように見える。

　ブランドとなった「ARMコア」を長期にわたって支えてきたのが台湾の半導体ファウンドリ、TSMCである。ARMコアの実体はシリコンではない。ハードウェア記述言語と呼ばれるプログラミング言語で記されたコードである。これを「シリコン・コンパイラ」と呼ばれるソフトウェアが読み込むことで、シリコンの回路パターンを表現したマスクに変換される。プログラミング言語で記されたコードなので、半導体プロセスを選ばない、と言える。

　ただしCPUコアの実体がコードだとしても、何らかの半導体プロセスでシリコンを製造し、性能を確認しなければ、商品としてライセンス供与することは難しい。この仕様確認のための標準プロセスとなってきたのがTSMCの半導体プロセスである。ARMが提供するCPUコアやGPUコアなどの性能仕様(例えば動作周波数や消費電力など)は、TSMCの半導体プロセス名とともに表記されている。

　新しい半導体コアの開発における標準プロセスの役割は小さくない。仕様確認は標準プロセスの役割のほんの一部に過ぎず、TSMCの役割はARMコアを製造面で支える共同開発者である。言い換えると、TSMCが開発してきた半導体プロセスに沿ってARMコアは進化してきたのであり、TSMCが示す開発ロードマップに沿ってARMコアは今後も進化を続けていく。

　ARM TechCon 2011の朝は3日間のいずれも基調講演で始まる。初日の最初の基調講演(オープニングキーノート)をつとめたのがTSMCの経営幹部なのは、ARMとTSMCの長期にわたる協力関係を考慮すると、当然のことにも見える。

　そのオープニングキーノートでは、TSMCの研究開発担当シニアバイスプレジデントをつとめるShang-Yi Chiang氏が「TSMC's Open Innovation Platform and the ARM Connected Community」と題して講演した。

　TSMCは、顧客が半導体チップを開発する期間を長期化させないための仕組み「OIP(Open Innovation Platform)」を2008年から推進している。これは半導体チップの設計ツールを開発・販売している企業(EDAベンダー)や半導体回路コア(IPコア)を開発・販売している企業(IPコアベンダー)などとTSMCが連携することで、設計ツールやIPコアなどの開発においてシリコン製造の複雑さを軽減したり、シリコンにおける物理的な悪影響を排除したり、シミュレーションの精度を向上させたりする。TSMCから見ると、ARMは重要なIPコアベンダーとなる。

TSMCの研究開発担当シニアバイス・プレジデントをつとめるShang-Yi Chiang氏	TSMCが推進しているフレームワーク「OIP(Open Innovation Platform)」の概要。図中でOIPを取り巻く円の右側にある「AAA」とは「Active Accuracy Assurance」の略で、半導体の設計と製造における精度に一定の基準を設けることで、開発期間の長期化を防ぐ取り組み。2007年よりTSMCが推進してきた

　Chiang氏はOIPの紹介に続いて、ロジック向け半導体プロセス開発ロードマップの最新版を示した。TSMCのロジック向け半導体プロセス群は大別すると、高性能チップ向けの「ハイパフォーマンス(High Performance)」プロセス群と低消費電力チップ向けの「モバイルコンピューティング(Mobile Computing)」プロセス群に分かれている。

　量産中の最先端プロセスは28nm世代である。「ハイパフォーマンス」では「CLN28HP」と呼ぶ高誘電率膜/金属ゲート(HKMG)プロセス、「モバイルコンピューティング」では「CLN28LP」と呼ぶ低消費電力版プロセス(シリコン酸化窒化膜プロセス)と、やや性能を重視した「CLN28HPL」と呼ぶHKMGプロセスを提供している。

　28nm世代ではこのほか、「CLN28HPM」と呼ぶHKMGプロセスが2011年末より量産される予定である。「CLN28HPM」はモバイルコンピューティング向けでありながら、ハイパフォーマンスに近い性能を実現するというもの。現行世代のハイエンドコアである「Cortex-A9」を内蔵する半導体チップの量産には、これらの28nm世代が主力の製造技術となる。

　TSMCの次世代プロセスは20nmプロセスで、「ハイパフォーマンス」向けの「CLN20G」が2012年後半、「モバイルコンピューティング」向けの「CLN20 SoC」が2013年始めの量産開始となる。20nm世代は、ARMの次期アプリケーションプロセッサコアである「Cortex-A15(開発コード名：Eagle)」と「Cortex-A7(開発コード名：Kingfisher)」の主力になると期待される技術世代でもある。28nmプロセスに比べると20nm世代では、論理ゲートの密度が1.96倍、論理ゲートの動作速度が1.2倍に高まるとしていた。

ロジック向け半導体プロセスの開発ロードマップ	28nm世代のプロセスで製造する「Cortex-A9」コアの最大動作周波数と消費電力。1GHz～3GHzまでの広い範囲で最大動作周波数を変えられる	世代ごとのゲート密度(単位面積当たりの論理ゲート数)の変化。20nm世代では28nm世代の1.96倍のゲート密度を実現する

世代ごとの論理ゲートの動作速度(同じリーク電流で比較)。28nm世代を「1.0」として正規化したもの。20nm世代では、28nm世代に比べると動作速度が20%ほど高まる	世代ごとのSRAMの動作周波数

20nm世代以降のプロセス開発ロードマップ。14nm世代でFinFETを導入する。10nm世代以降の要素技術は明確でない

　20nm世代の次に来る次々世代のプロセスは、14nm世代である。TSMCの開発ロードマップでは、2014年の前半にテストチップの試験生産に入り、2014年末には量産を始めることになっている。14nmプロセスでは、20nmプロセスまでのプレーナ型MOS FETに代わってFin FET(フィンフェット)を導入する。

　14nm世代以降は、10nm世代、7nm世代という区切りで微細化を進めるのだが、実現手段は明確になっていない。Fin FETのような3次元構造のトランジスタとシリコン以外の材料を組み合わせることを示唆しているにとどまる。過去の開発トレンドから予想すると、10nm世代の量産開始時期は早ければ2017年となる。およそ5年後と考えると、今から2年～3年以内には10nm世代を見通せる技術の開発成果が出てくる必要がある。何らかのブレークスルーを期待したいところだ。