ISSCC 2010のカンファレンス2日目である2月9日(現地時間)の講演セッションが、無事に終了した。この日は午後の次世代不揮発性メモリに関する講演から、トピックスをお届けする。次世代不揮発性メモリ技術の候補である相変化メモリ(PCM)、磁気メモリ(MRAM)、抵抗変化メモリ(ReRAM)のそれぞれで大きな進展があった。

　フラッシュメモリの大手ベンダーであるNumonyxは、記憶容量が1Gbitと大きな相変化メモリ(PCM)を開発し、その技術概要を公表した(講演番号14.8)。同社は1Gbitチップの商用サンプル出荷を2010年後半に、量産出荷を2011年に始める計画である。

　相変化メモリはフラッシュメモリと同様に、電源を切ってもデータが消えない不揮発性メモリである。しかもフラッシュメモリと違い、書き込み動作が速く、消去動作がいらない。SRAMとほぼ同様にデータを読み書きできて、SRAMとは違って電源を切ってもデータがそのまま残る、というイメージだ。

　Numonyxが試作した1Gbitチップのランダムアクセス時間は85nsであり、中速SRAM並みの速度がある。読み出しのスループットは266MB/secであり、組み込み用途の大半をカバーできる。書き込みのスループットは9MB/secとそれほど高くはない。大容量データを頻繁に書き込む用途では、待ち時間が長くなるおそれがある。なおこれらの値は学会発表値であり、製品仕様ではないので留意されたい。

　シリコンダイの面積は37.5平方mmと非常に小さい。45nmと最先端に近い製造技術を利用しているとはいえ、驚くべき小ささだ。PC用1Gbit DDR3 SDRAMのシリコンダイ面積がおよそ40平方ミリとされているので、ほとんど変わらないことになる。PC用1Gbit DDR3 SDRAMのスポット価格は現在、2.5ドル～3ドルにあり、その価格でDRAMメーカーは利益を出している。言い換えれば40平方mmのシリコンダイを大量に生産すると、このくらいの価格で販売できる可能性があるということだ。

　当然ながら試作チップには、シリコンダイを小さくするための工夫がいくつか盛り込まれている。セル選択トランジスタを縦型バイポーラトランジスタとし、エミッタ側を基板側とすることで、MOSトランジスタに比べて選択トランジスタのシリコン面積を減らした。さらに、4個のセルのベースコンタクトを1つにまとめることで、セル面積を縮小している。またビット線は差動ではなく、シングルエンドである。

　気になるのは書き換え寿命だ。ISSCCでは発表がなかったが、昨年12月に開催された国際学会「IEDM 2009」でNumonyxは、メモリセルのレベルでは10の8乗サイクルを超える書き換えを確認したことを報告している。製品でもこのくらいの書き換え回数を保証できれば、実用的にはほぼ十分だろう。

1Gbit相変化メモリのシリコンダイ写真	1Gbit相変化メモリのシリコンダイ写真とレイアウト	1Gbit相変化メモリの概要

　フラッシュメモリの大手メーカーである東芝は、64Mbitと大容量の磁気メモリ(MRAM)を試作し、その技術概要を発表した(講演番号14.2)。

　磁気メモリも、相変化メモリおよびフラッシュメモリと同様に、電源を切ってもデータが消えない不揮発性メモリである。そして相変化メモリと同じく、書き込みが速く、消去動作がいらない。

　磁気メモリと相変化メモリが大きく違うのは、磁気メモリには原理的に劣化がないことである。原理的には、半永久的な回数の書き換え寿命を保証できる可能性がある。具体的には10の15乗サイクルを超える書き換え寿命を保証できれば、DRAMおよびSRAMと同様に半永久的とみなせる。

　ただしこれまでの磁気メモリには、記憶容量が小さいという問題があった。製品化されている磁気メモリの記憶容量は4Mbitで、DRAMやフラッシュメモリなどのマーケットで競争するには、やや小さすぎた。配線に電流を流すことで磁界を発生させてデータの読み書きを実行する方式であるために、メモリセル面積が大きくなってしまったことが大容量化を阻んだ。またデータの書き込みに必要な電流が大きいことも、高密度化に適さなかった。

　そこで最近になって研究開発が進められているのが、「スピントルク注入(STT:Spin Transfer Torque)」と呼ばれる技術を利用した磁気メモリである。従来のMRAMと区別するために、STT-RAMと呼ばれることもある。

　STT-RAMでは、電子のスピンによって生じる磁界を利用して、データを読み書きする。データの書き込みにはある程度の電流量を必要とするものの、微細化とともに書き込み電流が小さくなるという、高密度化に適した特性を備えている。昨年の6月に開催された国際学会「Symposium on VLSI Circuits」では、日立製作所と東北大学の共同研究グループが、32Mbitと磁気メモリとしては大容量のSTT-RAMを試作してみせた。

　東芝が狙ったのはさらに大きな128Mbitの記憶容量を、100平方mm以内のシリコンダイ面積で実現するチップである。このためにメモリセル面積を日立グループの32Mbitチップのおよそ3分の1、すなわち0.33平方μm前後にすることを開発目標とした。

　具体的には磁気記録の方向を従来の横方向から、垂直方向に変えた。こうすると磁気記録素子の面積を小さくできるとともに、書き込み電流を減らせる。結果としては、0.3584平方μmと小さなメモリセルを実現した。

　試作した64Mbitチップのシリコンダイ面積は47.124平方mm。製造技術は65nmのCMOSである。開発した技術を流用して128Mbitチップを製造してもシリコンダイ面積は2倍以内に収まるので、当初の目標である128Mbitチップで100平方mm以内を達成できたことになる。

　このほかSTT-RAMでは富士通研究所とUniversity of Trontoの共同研究グループが、読み出し動作における課題を解決する回路を考案し、その概要を発表した(講演番号14.1)。

　STT-RAMの読み出し動作では、書き込みよりも低い電流を流してデータを読み出す。このときにマージンが少ないと、メモリセルの特性によってはデータが壊れてしまうこと(誤書き込み)がある。そこで富士通研究所のグループは、記憶素子と並列に負性抵抗を接続することで、読み出しにおけるマージンを広げて誤書き込みを防ぐ回路を考案した。16KbitのSTT-RAMを試作し、考案した回路の効果を確かめている。

スピントルク注入タイプ磁気メモリ(MRAM)の書き込み原理。富士通研究所のISSCC記者会見用資料から引用	東芝が試作した64Mbit磁気メモリ(MRAM)のシリコンダイ写真
東芝が開発した64Mbit磁気メモリ(MRAM)の主要諸元	スピントルク注入タイプ磁気メモリ(MRAM)の読み出し動作における課題。富士通研究所のISSCC記者会見用資料から引用

　抵抗変化メモリ(ReRAM)の開発ベンチャーであるUnity Semiconductorは、64Mbitと抵抗変化メモリとしては過去最大容量のチップを試作し、その概要を発表した(講演番号14.3)。

　抵抗変化メモリは、磁気メモリや相変化メモリなどと同様に、電源を切ってもデータが消えない不揮発性メモリである。SRAMとほぼ同様にデータを読み書きできて、SRAMとは違って電源を切ったらデータがそのまま残るメモリを目指して開発が進んでいる。

　抵抗変化メモリが磁気メモリおよび相変化メモリと違うのは、大容量チップの試作実績がないことである。商用化の実績も当然ながらない。研究開発段階のメモリである。

　また「抵抗変化メモリ(ReRAM)」といってもデータの記憶原理は一通りではない。数種類の記憶技術があるものの、いずれも電気抵抗の変化をデータとして記憶していることから、抵抗変化メモリと分類されている。

　こういった状況で64Gbitと巨大な容量の抵抗変化メモリの実用化に目処をつけたと昨年5月に発表したのが、Unity Semiconductorである。昨年8月に開催されたフラッシュメモリのイベントFlash Memory Summit 2009では、Unity Semiconductorの設立者でチェアマン兼プレジデント兼最高経営責任者(CEO)を務めるDarrell Rinerson氏が「2010年に64Gbitチップの試作生産を始めるのに続き、2011年には128Gbitチップの試作生産を始めたい」との非常にアグレッシブな開発ロードマップを示していた。

　その64Gbitに到達するための足場となるのが、ISSCCで発表された64Mbitチップである。130nmのCMOS技術で製造した。メモリセル面積は0.168平方μmとかなり小さい。設計ルール(F)換算では9.9(Fの2乗)となる。動作速度や消費電力などは公表されなかったものの、目安となるデータは明らかになった。

　メモリセルアレイにセンスするために要する時間は約50μsである。これはかなり長い時間だ。最初のビットを読み出すために必要な時間は、DRAMやSRAMなどの1,000倍を超える。

　データの書き込みに必要な電流は数十nAとこちらはかなり低い。電源電圧が不明なので消費電力がどうなるのかは分からないが、消費電流そのものが小さいことは良い兆候といえる。

　試作チップのダイ面積は明らかになっていない。メモリセルアレイの面積を3.27平方mmとしているが、これは少し変だ。メモリセル面積を単純に64Mbitに当てはめると、シリコン面積は11.27平方mmになるからである。この違いが何に起因するのかは良く分からない。

　さらに奇妙なのは、64Gbitチップの目標仕様だ。メモリセル面積が64Mbitチップの半分にしか減っていない。これでは、単純計算ではメモリセルアレイの面積が512倍に増えてしまう。製造技術が130nmから45nmへと微細化されることでシリコン面積は約10分の1に減るが、その分を差し引いてもメモリセルアレイの面積は約50倍に増える。3.27平方mmの50倍だと163平方mmになる。メモリのシリコン面積としては少々大きいようだ。このあたりの食い違いについては、疑問が残る。

64Mbitと大容量の抵抗変化メモリ(ReRAM)のシリコンダイ写真	Unity Semiconductorが開発中の抵抗変化メモリ(ReRAM)の主要諸元	Unity Semiconductorが開発している抵抗変化メモリセルの構造。CMOx技術と呼んでいる。導電性酸化物の薄膜に絶縁性酸化物の薄膜とセル選択素子用薄膜を重ねてその上下を金属電極層で挟んだ。同社が2009年8月に「Flash Memory Summit 2009」で講演した資料から引用

　次世代不揮発性メモリの開発ではこれまで、相変化メモリが大容量化で群を抜いていた。しかし磁気メモリでは128Mbitが射程距離に入り、抵抗変化メモリでも64Mbitチップが試作されるなど、相変化以外の技術でも大容量化が急速に進みつつある。しばらくは目が離せない状況が続きそうだ。