半導体メモリでは今、2種類のメモリが大きな市場を占めている。1つはDRAMであり、もう1つはNANDフラッシュメモリだ。DRAMは主にPCやサーバーなどのメインメモリ、NANDフラッシュは主にモバイル機器の記憶媒体として普及している。

　DRAMとNANDフラッシュメモリの次に、大きな市場を創り出しそうなメモリが次世代メモリだ。次世代メモリの候補とされている半導体メモリは4種類。「強誘電体メモリ(FeRAM)」、「磁気メモリ(MRAM)」、「相変化メモリ(PRAMあるいはPCM)」、「抵抗変化メモリ」だ。いずれも不揮発性メモリであり、それぞれ特有の技術で記憶素子(データを保存する素子)を構成する。これらの候補者の中で、最も有力な候補とされているのが「相変化メモリ」である。

相変化メモリの記憶素子

　相変化メモリが最有力候補とされる理由を一言でまとめてしまえば、大きな弱点が今のところは見当たらないからだ。言い換えると、ほかの候補には今のところ、次世代メモリとなるためには大きな課題が存在する。

　ほかの候補からみていくと、強誘電体メモリと磁気メモリはすでに商品化されているものの、DRAMおよびNANDフラッシュメモリに比べると記憶容量が非常に少ない。最大容量が4Mbitクラスであり、DRAMの1Gbit～2Gbit、NANDフラッシュの16Gbit～32Gbitに比べると1,000分の1程度の容量しかない。このため、DRAMあるいはNANDフラッシュメモリと同様の地位を占める可能性は低い。

　抵抗変化メモリは研究開発段階であり、大容量チップの試作実績そのものがまだない。米国のベンチャー企業であるUnity Semiconductorが、2010年に64Gbitメモリチップの試作を始めると表明しているものの、チップの詳細は公表されていない。将来性は未知数である。次世代メモリの有力候補に推すためには、現在は材料が少なすぎる。

　相変化メモリがほかの候補と大きく違うのは、半導体業界で信用の高い国際学会「ISSCC(アイエスエスシーシー)」で大容量チップの試作実績が発表されていることと、すでに評価用サンプルが出荷されていることだ。半導体メモリの大手ベンダーであるNumonyxとSamsung Electronicsが研究開発を積極的に推進していることも、次世代候補として有力視される理由となっている。

　相変化メモリの記憶原理は比較的単純だ。特定の化合物材料が結晶相とアモルファス相(ガラスと似た状態)の間を行き来する性質(相変化)を利用する。材料には普通、カルコゲナイド系合金のゲルマニウム・アンチモン・テルル(GST：GeSbTe)を使う。GSTに比較的大きくて短い電流パルスを流して加熱し、急激に溶かして急激に冷やす。するとGSTはアモルファス相となり、電気抵抗が高い状態(高抵抗状態)になる。それからGSTに低めの電流パルスを一定時間流して加熱し、ゆっくり冷やすとGSTは結晶相となり、電気抵抗が低い状態(低抵抗状態)に変化する。抵抗値の違いが論理値(「0」と「１」)の違いに対応する。この状態は電源をOFFにしても保持されるので、不揮発性メモリを実現できる。

Numonyxの128Mbit相変化メモリ

　Numonyxは、STMicroelectronicsとIntelのメモリ事業部門が分離・統合して2008年3月に誕生した合弁企業である。主要製品はNORフラッシュメモリとNANDフラッシュメモリ。NORフラッシュメモリはSTMicroelectronicsとIntelの事業を継承しており、NANDフラッシュメモリはSTMicroelectronicsの事業を継承した。また、STMicroelctronicsとIntelが共同で開発していた相変化メモリの資産を受け継いで製品化を進めてきた。なお「PCM(Phase Change Memory)」は、Numonyxによる相変化メモリの呼称である。

　Numonyxが発足する以前の2008年2月に、STMicroelectronicsとIntelは共同で国際学会ISSCCに128Mbitの相変化メモリを発表し、評価用サンプルの出荷を始めた。当初は128Mbitチップの詳細は公表されていなかった。

　しかし2009年に入ってから、Numonyxは相変化メモリの商品化計画や製品の情報を積極的に公表するようになってきた。2009年7月には、2009年第4四半期に128Mbitチップの量産を初め、2010年には1Gbitチップの量産を始めることを明らかにした。そして2009年8月には、一般の半導体ユーザーでも128Mbitチップの詳細な仕様を入手できるようにした。8月に英語版ホームページで、9月には日本語版ホームページでも、128MbitチップのデータシートをPDF形式でダウンロードできるようになった。

　ニューモニクス・ジャパンによる最新の情報では、128Mbitチップの量産は11月に始まる予定である。製造技術は90nmのCMOS技術で、2008年2月にISSCCで発表したチップがベースとなっている。チップ面積は36平方mmと小さく、かなりの価格競争力を備えるチップだ。入出力インターフェイスはNORフラッシュメモリと互換性を有する。

　Samsung ElectronicsはNumonyxよりも1年早く、2007年2月に国際学会ISSCCで512Mbitと大容量の相変化メモリチップを発表した。学会発表に先駆けて2006年9月には報道機関向けに512Mbitチップの試作成功をアナウンスしており、このときは2008年に量産を始める計画であると説明していた。なおSamsungは相変化メモリを「PRAM(Phase-change Random Access Memory)」と呼称している。

　そして2009年9月にSamsungは、512Mbit相変化メモリの量産を始めたと報道機関向けにアナウンスした。製造技術は60nmのCMOS技術で、ISSCCで2007年2月に発表した試作チップが90nm CMOS技術で製造されていたのに比べると、1世代ほど微細化されている。90nm技術で試作したチップの面積は91.5平方mmだったので、単純計算では41平方mm弱のチップ面積となる。このチップ面積も非常に小さく、記憶容量当たりの製造単価ではNumonyxの128Mbitチップよりも低くなると推測できる。

　量産を始めた512Mbit相変化メモリの型名は「K571228ACM」とみられる。仕様の概要やデータシートなどはまだ明らかになっていないようだ。入出力インターフェイスはNORフラッシュメモリと互換性を有する模様だ。

2007年2月に国際学会ISSCCで試作発表した512Mbit相変化メモリ	2009年9月に量産開始を発表した512Mbit相変化メモリ

　相変化メモリが次世代メモリの有力候補とされている理由は、もう1つある。半導体製造技術の微細化を進められることだ。微細化していったときにメモリ動作の基本原理である相変化が生じなくなると、そこが原理的な微細化限界となる。Numonyxによると、5nmに微細化しても相変化が起きることが分かっているという。すなわち45nm世代はもちろんのこと、32nm世代、22nm世代、16nm世代(または15nm世代)と微細化していっても、原理的にはメモリとして動作することになる。これは2010年代の半導体メモリ市場を考慮したときに、とても重要なことだ。

　現状のフラッシュメモリ技術は微細化限界が近いとされている。22nm世代では、大容量チップを実現することがきわめて難しいというのが有力な見方だ。フラッシュメモリを微細化すると、隣接するメモリセルの距離が短くなるために、隣接するメモリセル間の信号干渉がひどくなる。このため、データの正常な書き込みが困難になる。22nm世代では、実用的な大容量チップを実現できなくなるというのだ。

　相変化メモリは、こういった問題が原理的には生じない。フラッシュメモリよりも微細化を進められる可能性が高い。例えばNumonyxは1Gbitの相変化メモリを45nm技術で製造すると表明している。単純計算では、チップ面積は72平方mm程度となる。そして32nm技術を駆使すれば、同じチップ面積で2Gbitのチップを実現できることになる。

相変化メモリのマルチレベルセル化

　この予測は128Mbitチップのレイアウトをそのまま縮小したときの計算なので、かなり悲観的な数値である。実際には技術開発によってチップ面積はさらに小さくなるか、あるいは、記憶容量が大きくなる可能性が高い。大容量化の最も単純な手法はマルチレベルセル技術である。例えば1個のメモリセルに2bitを記憶すれば、メモリチップの記憶容量は2倍に増える。NumonyxとSamsungはそれぞれ、マルチレベルセルの研究開発を積極的に進めており、近い将来にはマルチレベルセルの相変化メモリが実用化されると予測する。

　仮に32nm世代で高密度化の技術改良とマルチレベルセル化を進められた場合には、72平方mm程度のチップ面積で8Gbitの相変化メモリを実現できることになる。これはワンチップで1GBのメモリを入手できることを意味する。Windows XPクラスのOSを搭載したモバイル機器の主記憶には、十分な記憶容量である。相変化メモリは不揮発性なので、電源ONとほぼ同時にモバイル機器を利用できる環境が動き始める。起動時間がほぼゼロになる。

　フラッシュメモリの大手ベンダーであるNumonyxとSamsungには当然ながら、こういった将来像が見えているはずである。両社が相変化メモリの開発に積極的な背景には、フラッシュメモリの微細化限界が微妙に絡んでいるのだ。