福田昭のセミコン業界最前線
3D XPointを超える大容量メモリ技術「セレクタオンリーメモリ」
2024年1月29日 06:22
DRAMを超える記憶密度とNANDフラッシュよりも扱いやすい高速大容量不揮発性メモリとして将来が期待された「3D XPointメモリ」が、IntelとMicron Technologyによって共同発表されたのは2015年7月28日(米国時間)のことだ。2017年以降はIntelから高速ストレージ製品が数多く登場するも、2021年3月にMicron Technology(以降はMicronと表記)が開発を休止し、2022年7月にIntelが事業から撤退したことで、商業的には失敗したとみなされている。
ところが最近になって、3D XPointメモリの弱点を緩和した大容量不揮発性メモリ技術の研究が活発になりつつある。「セレクタオンリーメモリ(SOM:Selector Only Memory)」、あるいは「自己選択メモリ(SSM:Self-Selecting Memory)」、「単一カルコゲナイドクロスポイントメモリ(SXM:Single-chalcogenide Xpoint Memory)」と呼ばれる不揮発性メモリ技術だ。半導体メモリ大手のSamsung Electronics、SK hynix、Micronなどが研究開発を進めている。
SOMは、クロスポイント構造(将棋盤やチェス盤などのように2次元マトリクス状にメモリセルを配置した構造)を採用している点では、3D XPointメモリ(および類似の3次元クロスポイントメモリ)と変わらない。違うのは、メモリセルが1個のセレクタだけで構成されていることだ。
3D XPointメモリの微細化と3次元積層はほぼ限界に
3D XPointメモリでは、メモリセルはセレクタ(セル選択素子となるスイッチ)と記憶素子(相変化メモリ:PCM)で構成していた。いわゆる「1S1R」構成である。2端子のセレクタと2端子の記憶素子を垂直に積層することで、クロスポイント構造を実現していた。
このアーキテクチャで記憶密度を高める方法は、主に2つ。1つは微細化であり、もう1つは3次元積層するメモリセルアレイ(「スタック」あるいは「デッキ」と呼ぶ)の数を増やすことだ。しかし2つの手法とも、3D XPointメモリは第2世代(加工寸法20nm、4デッキ)でほぼ限界に来ていた。
微細化を阻むのは、エッチングの難度上昇と隣接セル間の熱干渉増大である。クロスポイント構造のメモリセルは細長い柱状をしており、エッチングのアスペクト比(AR:Aspect Ratio)が大きい。加工寸法の縮小は、メモリセルの柱の高さを変えずに柱を細くすることを意味する。ARが増加し、エッチング不良のリスクが高まる。
また加工寸法の縮小は、隣接するメモリセル間の距離が近づくことを意味する。メモリセルの相変化記憶素子は書き換え動作に熱を利用するので、近傍のメモリセル(非選択セル)もいくらかは加熱される。セル間の距離が近くなると、書き換え動作で隣接する非選択セルの温度がさらに上昇する。場合によっては相変化(主にアモルファス相から結晶相への変化)が発生して、データが書き換えられてしまう。
スタックあるいはデッキの積層数増加を阻むのは、プロセスステップ数の著しい増加だ。3D XPointメモリのメモリセル(デッキ)は層数がかなり多い。下から見ていくとワード線(WL)層、ボトム電極(BE)層、セレクタ(OTS)層、中間電極(IM)層、メモリ(PCM)層、トップ電極(TE)層、ビット線(BL)層と、合計で7層ある。第1世代の「3D XPointメモリ」は2デッキだったので、14層となる。そして第2世代は4デッキなので、28層の成膜工程が必要である。4デッキでも製造にかなりの工数がかかることが分かる。
記憶素子を省いて密度向上と製造コスト低減を両立
クロスポイント構造の加工寸法を20nm以下に微細化するとともに、3次元積層のデッキ数を4デッキ以上にしたい。このために考案されたのが、記憶素子を省いてセレクタをスイッチ兼記憶素子とすることだ。いわゆる「1S」構造のメモリセルとなる。前述のように、メモリセルを形成するエッチングのARは6割程度に低減される。また相変化記憶素子がないので、隣接セル間の熱干渉が原理的に発生しない。
セレクタに記憶するデータは、3D XPointメモリとは異なり、しきい電圧の違いを利用する。メモリセルを試作した結果では、15nm前後の加工寸法でも高しきい電圧状態(リセット状態)と低しきい電圧状態(セット状態)を維持し、ウインドウ(マージン)はほとんど変わらなかった。
このほかSOMには書き込み時間が短い、書き込み時間がセットとリセットで変わらない(相変化メモリはセット時間が長く、リセット時間が短い)、書き換えサイクル寿命が相変化メモリ素子の寿命に制限されない、といった利点がある。
もちろん、SOMには弱点もある。最大の問題は、読み出しおよび書き込みのマージンが狭いことだろう。書き込み時には、しきい電圧を精密に制御しなければならない。また書き込み動作だけでなく、読み出し動作でもセレクタが劣化するという問題がある。読み出しサイクル寿命もテストしなければならない。
Samsung:16nmと微細な加工技術で64Gbitの単一デッキを試作
ここからは、半導体メモリ大手各社が公表したSOMの研究開発成果について報告していこう。始めはSamsungである。同社は64Gbitと大容量のSOMを16nmと微細な加工技術で試作した。試作結果を2023年(昨年)12月に国際学会IEDMで発表した(論文番号21-7)。
セレクタの動作はOTS(Ovonic threshold switch)ベースである。セレクタの材料にはゲルマニウム(Ge)とヒ素(As)、セレン(Se)のカルコゲナイド化合物を選んだ。スタック(デッキ)数は「1」である。書き込みパルスと読み出しパルスはいずれも最短で56nsと、かなり短い。
長期信頼性は、書き換えサイクルが10の8乗サイクル、読み出しサイクルが10の9乗サイクルに達した。大容量不揮発性メモリとしては、かなり良好な値であえる。データ保持特性は公表していない。
Micron:256Gbitの大容量SOMを3D XPointメモリをベースに製造
次はMicronである。同社は第2世代の3D XPointメモリ技術をベースとしたSOMを試作し、2023年12月に国際学会IEDMで発表した(講演番号21-4)。最小加工寸法は20nm、クロスポイントのスタックは記憶容量が64Gbit、4個のスタックを3次元積層して256Gbitの大容量メモリを実現した。
Micronは発表で、第2世代の3D XPointメモリとSOMを比較してみせた。SOMは書き込み遅延時間が短く、読み出し遅延時間と変わらない。書き込みに必要な電流は3D XPointメモリと比べ、約3割で済む。さらに書き換えサイクル寿命は、3D XPointメモリの10倍と長い。
SK hynix:32Mbitと小容量ながらSOMのチップを2022年12月に発表
最後はSK hynixである。SOMの試作発表は同社が早かった。2022年12月に国際学会IEDMで、記憶容量が32MbitのSOMシリコンダイを発表した(講演番号18.6)。最小加工寸法は20nm、スタック数は単一である。書き換え遅延時間と読み出し遅延時間はともに、同社が試作した大容量3次元クロスポイントメモリよりも短い。書き換えサイクル寿命は10の7乗サイクルまで確認している。
SOMの研究開発はまだ始まったばかり。それでもベースとなる3次元クロスポイントメモリ技術があるので、大容量メモリチップの試作は可能だ。ただし量産となると、話はまったく変わってくる。そして当然ながら、市場開拓が大きな問題となる。IntelやAMD、NVIDIAなどのプロセッサベンダーと協業することが不可欠だろう。今後の行方に注目したい。