福田昭のセミコン業界最前線
次世代DRAMの研究開発成果が続出する12月開催のIEDM 2023
2023年11月13日 06:11
225件を超える研究成果を最大9個並列のセッションで開示
半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting)」が、米国カリフォルニア州サンフランシスコで2023年12月9日～13日に開催される。昨年に続き、リアル(in-person)とバーチャル(on-demand)のハイブリッド形式となる。リアルイベントの会場は昨年と同じ、ヒルトン・サンフランシスコ・ユニオンスクエア(Hilton San Francisco Union Square)ホテルである。バーチャルイベントはリアルイベントの開催後、12月18日に動画配信を始める。なお一部のイベント(パネル討論会など)は配信に含まれない。
IEDM 2023(in-person)の基本スケジュールは、前年と変わらない。始めの2日間(12月9日～10日)は、プレイベントである。9日は「チュートリアル」と呼ぶ1件ずつのテーマ別講演、10日は「ショートコース」と呼ぶ共通テーマに基づく複数の講演を予定する。
続く3日間が、メインイベントの技術講演会(テクニカルカンファレンス)となる。技術講演会の初日午前は、開会挨拶とプレナリー講演(基調講演)を予定する。初日午後からは、一般講演セッションとなる。3日目の午後までに225件を超える数多くの研究成果が披露される。
半導体製造、半導体メモリ、6G半導体をプレナリー講演で展望
プレナリー講演は3件で、前年と件数は変わらない。最近はアジアから1件、北米から1件、欧州から1件というのが慣例になっているようだ。最初はSamsung Electronicsが「Redefining Innovation: A Journey forward in the New Dimension Era(イノベーションの再定義 : 新次元の時代への旅)」と題して講演する。かなり抽象的なタイトルなので、どのような内容になるかは聴講してみないと分からない。
次に、Micron Technologyが「The Next Big Thing: Making Memory Magic and the Economics Beyond Moore‘s Law(次に来る巨大な物 : ムーアの法則を超えたメモリ製造マジックとエコノミクス)」と題して講演する。メモリ製造の将来を展望した内容になるとみられる。
それから、Ericssonが「Semiconductor Challenges in the 5G and 6G Technology Platforms(5Gおよび6Gの移動体通信技術プラットフォームにおける半導体の課題)」と題して講演する。次世代の移動体通信システム「6G」に対応する半導体開発の課題を述べる。
39個の一般講演セッションを2日半で消化する過密スケジュール
12月11日の午後からは技術講演会が始まる。すでに述べたように、12月13日の夕方までに225件を超える研究成果が披露される。技術講演はテーマ別のセッションに分かれており、全体では39個と前回(35個)を超える、数多くのセッションがある(注 : プレナリーセッションとパネル討論セッションがあるので、セッション番号そのものは「41」まである)。
39個のセッションを2日半で実施するため、同時並行で複数のセッションが進む。最も多い(酷い)のは初日(12月11日)の午後で、9個のセッションが並行して実施される。
中日となる12月12日は、午前と午後にいずれも8個のセッションが同時並行で進む。夜間にはパネル討論会を予定する。
最終日である12月13日は、前日よりも1セッション少ない、7個のセッションが同時に実施される。また午後のセッション完了時刻が午後4時30分と、月曜日および火曜日に比べて30分～1時間ほど早まっている。勤務先あるいは自宅に戻るための利便性を高める措置とみられる。
メモリ分野ではDRAMとクロスポイントメモリの発表が増加
ここからは、注目すべき研究開発成果を紹介しよう。分野別に「メモリ」、「ロジック」、「センサー」、「パワーデバイス」、「新規デバイス」、の順番で説明していく。
なおIEDM 2023は数多くの研究発表を予定しており、事前にご紹介したい注目講演があまりに多い。そこで今回は「メモリ」までとし、「ロジック」以降の注目講演は本コラムの次回でご説明する。どうかご容赦願いたい。
本題に戻ろう。今年の「メモリ」分野は特に話題が多い。従来と異なるのはDRAM技術の研究発表が著しく増えたことだ。前年のIEDM 2022では「DRAMの注目講演」は一覧表にならないほど少なかった。ところが今年は、注目講演の紹介に3枚の一覧表を必要とするほどに増加した。ちなみに注目講演の件数は9件に達した。
加えて驚いたのは、大容量不揮発性メモリを想定したクロスポイントメモリの研究発表が未だに活発なことだ。IntelとMicron Technology(以降は「Micron」と表記)が3次元クロスポイントメモリ(3D XPointメモリ)から撤退したことで、研究の熱は冷めたと思われていたからだ。
以下は「DRAM」、「3D NANDフラッシュメモリ」、「クロスポイントメモリ」、「磁気抵抗メモリ(MRAM)」、「強誘電体メモリ(FRAM)」の注目講演をご紹介する。
次期DRAM技術は垂直トランジスタでメモリセル面積を極限まで縮小
次世代のDRAMセル技術では、セル面積を4F2に縮小した成果の発表が目立つ。ここで「F2」とは設計ルール「F」(最小加工寸法に相当)の2乗を意味しており、「4」はF2の4倍であることを意味する。現行の大容量DRAMが採用している「6F2」セルに比べ、原理的にはメモリセル面積を3分の2に縮小できる。
Samsung Electronics(以降はSamsungと表記)は4F2ベースの次世代DRAMセル技術を将来でも使えるようにする自己整合トライゲートFET/GAA FET技術を開発した(講演番号6-1)。
CXMTほかの共同研究グループは次世代の4F2 DRAMセルに向けた高性能かつ低SSのGAA接合レス垂直チャンネルトランジスタ(VCT)技術を発表する(同6-2)。キャパシタは正六角柱タイプの積み上げ型である。
Samsungは、サブ10nm世代の4F2 DRAMセルに向けたシングルゲートIGZO垂直チャンネルトランジスタ(VCT)技術も開発した(同6-3)。コア回路と周辺回路の上にセルアレイをモノリシック積層してみせた。
サブ10nmの次々世代DRAMを実現するキャパシタレス技術
DRAMの技術ノードがサブ10nm世代に突入すると、4F2セルによる面積縮小が限界に近づく。代替案の有力候補がDRAMセルの3次元化だ。それもキャパシタを省くことで、3次元積層による密度向上を容易にする。通常はトランジスタ2個で1個のセルを実現することから、「2T0Cセル」とも呼ばれる。
Macronix International(以降はMacronixと表記)は、ゲート制御サイリスタとクロスバー構造を採用したキャパシタレス3次元DRAM技術を開発した(講演番号6-5)。セルピッチの短縮と信号センシングの改良によってクロスバー構造の積層数を増やしやすくした。
Samsungは、「3-STAR」と呼称するキャパシタレスDRAM技術を発表する(同6-6)。積層可能なトランジスタアレイ(具体的にはサイリスタのアレイとみられる)をDRAMセルアレイとして利用する。
またInstitute of Microelectronics of Chinese Academy of Sciences(CAS)は、IGZOをチャンネル材料とする垂直チャンネルトランジスタ(VCT)によるキャパシタレスDRAM技術を3件と数多く公表する。1件はモノリシック積層可能なシングルゲートIGZO垂直チャンネルトランジスタ技術(講演番号6-7)、もう1件は2層のIGZOチャンネルによる2トランジスタ/セル技術(同31-6)、3番目はデュアルゲートIGZOトランジスタによるマルチビットDRAMセル技術(同31-7)である。
積層数が1,000層を超える3D NAND実現への課題
「3D NANDフラッシュメモリ」では、Samsungが招待講演でセルトランジスタの積層数が1,000層を超える高密度3D NANDフラッシュ実現への課題を展望する(講演番号35-1)。
キオクシアとWestern Digital(以降はWDと表記)の共同研究チームは、3.2Gbpsと高い入出力速度と205MB/sの高速書き込みスループットを達成した3D NANDフラッシュのウェハ貼り合わせ技術について述べる(同35-2)。両社が「BiCS8(第8世代)」と呼ぶ3D NANDフラッシュ世代の要素技術だ。
Samsungはまた、電荷捕獲に強誘電体FETを導入したQLC(4bit/セル)タイプ3次元NANDフラッシュの設計指針を提案する(講演番号35-4)。
セレクタだけで64Gbitの大容量メモリセルアレイを構成
「クロスポイントメモリ」では、Samsungが64Gbitと大容量の不揮発性メモリセルアレイをOTS(ovonic threshold switch)セレクタだけで試作した結果を公表する(講演番号21-7)。OTSセレクタの寸法は16nm角とかなり短い。読み出しアクセス時間は56ns(破壊読み出し)。読み出しサイクル寿命は10の9乗サイクル、書き込みサイクル寿命は10の8乗サイクルである。
Micronは、招待講演で3次元クロスポイントメモリ技術の現状を解説するとともに、将来を展望する(講演番号21-4)。カルコゲナイド化合物をベースとするクロスポイントメモリ技術「3D XPoint」の技術概要を初めて開発者が述べるとの期待がかかる講演でもある。
TSMCは、1個のセレクタと1個のSTT-MRAMによる低電圧長寿命の高密度埋め込みメモリ技術を発表する(講演番号21-5)。セレクタはSiNGeCTe化合物のスレッショルドスイッチである。書き換えサイクル寿命は100万サイクル。電源電圧は1.8V以下とかなり低い。
宇宙用に耐放射線性を高めた8Gbitの大容量STT-MRAM
「磁気抵抗メモリ(MRAM)技術」では、Avalanche Technologyが宇宙用に耐放射線性を高めた8Gbitの大容量STT-MRAMを開発した(講演番号31-5)。データ保持期間は125℃で10年以上、書き換えサイクル寿命は10の14乗サイクル以上と高い長期信頼性を誇る。
キオクシアは、1Znm世代の高速STT-MRAMに向けた磁気トンネル接合(MTJ)を14nm技術で試作した(講演番号31-1)。書き込み時間は5nsと短い。データ保持期間は90℃で10年以上。imecは、ゲート電圧制御スピン軌道トルク(VGSOT)方式のマルチピラー型MRAMの微細化を検討した(同31-3)。想定する用途はラストレベルキャッシュ(LLC)である。1.4nmノード(14Aノード)まで微細化が可能だとする。
円筒キャパシタを採用した1Mbitの強誘電体RAM
「強誘電体メモリ」では、ソニーセミコンダクタソリューションズほかの共同研究グループが1T1Cセルの1Mbit強誘電体不揮発性RAMを試作した(講演番号11-7)。
TSMCほかの共同研究グループは、2次元材料の二流化モリブデン(MoS2)をチャンネル材料とする強誘電体FETを発表する(同11-1)。埋め込みメモリ用途を想定した。2次元材料の採用によってサイクル寿命を伸ばしたとする。データ保持期間は10年以上。ゲート絶縁膜はHZO層とAlOx層である。HZO層の厚みが2.5nm、MoS2が単層のときに書き込み電圧を1.0V以下に低くできた。
「ロジック」、「センサー」、「パワーデバイス」、「新規デバイス」などの注目講演は、機会を改めて本コラムでご紹介する。しばらくお待ちいただけるとありがたい。