福田昭のセミコン業界最前線
サブナノメートルのトランジスタ技術や8Gbitの大容量強誘電体メモリなどが登場するIEDM 2021
2021年11月16日 09:38
リアルイベントに戻ってサンフランシスコで12月11日から開催
半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting、日本語の通称は「国際電子デバイス会議」)」がサンフランシスコ(米国カリフォルニア州)に戻ってくる。一昨年(2019年)までIEDMは毎年12月にサンフランシスコで開催されていた。昨年(2020年)はCOVID-19(新型コロナウイルス感染症)の世界的な大流行により、バーチャルカンファレンスに変更された。今年(2021年)はワクチン接種の普及などによってコロナ禍が落ち着いてきたことから、サンフランシスコでリアルイベント(「インパーソ(in-person)イベント」と呼称)として開催される。なお今年(2021年)のIEDMの通称は「IEDM 2021」となる。
今年の開催日は12月11日～15日、会場は2019年以前と変わらない。ヒルトン・サンフランシスコ・ユニオンスクエア(Hilton San Francisco Union Square)ホテルである。また12月17日からは、バーチャルイベントとしてオンデマンドによる講演視聴サービスを始める。コロナ禍などの事情によってリアルイベントに参加できない研究者や技術者などは、バーチャルイベントに登録することで技術開発の成果発表を視聴できる。
リアルイベントの基本的なスケジュールは、コロナ禍以前と変わらない。始めの2日間は、プレイベントとして技術講座を予定する。技術講座の参加登録は、メインイベントの技術講演会(テクニカルカンファレンス)とは別料金である。具体的には12月11日が「チュートリアル」と呼ぶ1件ずつのテーマ別講演、同月12日が「ショートコース」と呼ぶ共通テーマに基づく複数の講演となる。チュートリアルとショートコースの参加登録は、これも別々である。
12月13日～15日はメインイベントの予定日だ。13日の午前は恒例のプレナリーセッションとなる。チェアパーソンによる挨拶、業界を代表するリーダーによる基調講演、各種の授賞式などを実施する。基調講演は3件。始めのテーマは「半導体デバイスの過去と現在、未来」、2件目のテーマは「拡張現実」、3件目のテーマは「量子コンピューティング」である。
2日半で220件を超える技術開発成果を発表
12月13日の午後から12月15日の午後までは、技術講演会(テクニカルカンファレンス)を予定する。技術講演の発表件数は220件を超える。講演セッションの数は合計で38セッションとかなり多い。このため、7本～8本の講演セッションを同時並行に進めることで、数多くの成果発表を実施する。以下は時間帯の順に、講演セッションのテーマを簡単に紹介していこう。
12月13日の午後は、セッション2～セッション9の講演セッションを並行して実施する。テーマは番号順に、「STT-MRAM」(セッション2)、「積層化デバイス」(セッション3)、「RF/ミリ波の低消費電力技術」(セッション4)、「GaNパワーデバイス」(セッション5)、「強誘電体メモリ、抵抗変化メモリ、DRAMの信頼性」(セッション6)、「2次元チャンネルのトランジスタ」(セッション7)、「メモリのモデリングとシミュレーション」(セッション8)、「次世代の光検出技術とディスプレイ技術」(セッション9)となる。
12月14日の午前は、セッション10～セッション16の講演セッションを同時に進行させる。テーマは番号順に「電荷ベースのメモリ」(セッション10)、「III-V族半導体のTHz/6G応用」(セッション11)、「インメモリコンピューティング向けのNORフラッシュと抵抗変化メモリ」(セッション12)、「ロジックプラットフォームと先端ゲートスタック」(セッション13)、「量子コンピューティング用デバイス」(セッション14)、「強誘電体材料・デバイス・応用のモデリングとシミュレーション」(セッション15)、「バイオメディカルデバイス」(セッション16)である。
12月14日の午後は、セッション17～セッション23の講演セッションを並行して実施する。テーマは番号順に、「次世代不揮発性メモリ」(セッション17)、「FETシミュレーションとモデリングの最先端」(セッション18)、「強誘電体FET：基礎から応用まで」(セッション19)、「SPADとLiDAR」(セッション20)、「コンピュートインメモリ向けの次世代デバイスと次世代集積化」(セッション21)、「フロントサイドとバックサイドの最先端相互接続」(セッション22)、「センサーの革新的な技術」(セッション23)である。
最終日である12月15日の午前は、セッション25～セッション32の講演セッションを同時並行で進行させる。テーマは番号順に「メモリ主導のコンピューティングと3次元集積化に向けたSTCO」(セッション25)、「ナノシートFETの進化」(セッション26)、「低次元デバイスとスピンデバイスのモデリングとシミュレーション」(セッション27)、「次世代メモリ(PCM/OTS)」(セッション28)、「集積化フォトニクス」(セッション29)、「イメージセンサー」(セッション30)、「先端ロジックデバイスの信頼性」(セッション31)、「CMOSプラス「何か(新材料とスピントロニクス)」」(セッション32)となる。
最後の時間帯となる12月15日の午後は、セッション33～セッション40の講演セッションを並行で実施する。テーマは番号順に「強誘電体メモリ」(セッション33)、「将来技術:3次元集積化と2次元チャンネル材料」(セッション34)、「仮想現実感(VR)とインテリジェントセンサー」(セッション35)、「パワー半導体デバイスの最近の進化」(セッション36)、「2次元半導体と酸化物半導体の最適化と応用」(セッション37)、「トポロジカル材料・デバイス・システム」(セッション38)、「RF/パワー/セキュリティ応用の信頼性」(セッション39)、「極低温・探索的・量子コンピューティングデバイス」(セッション40)である。
ルネサスが埋め込みSTT-MRAMマクロを試作
ここからは技術講演会(テクニカルカンファレンス)で発表予定の研究開発成果から、注目の講演を紹介していこう。テーマは「STT-MRAM(スピントルク注入型磁気メモリ)」、「DRAMとNANDメモリ」、「強誘電体メモリ」、「次世代CMOSロジック」、「そのほか」の順番である。
「STT-MRAM」では、埋め込みメモリとラストレベルキャッシュ(LLC)への応用を想定した発表が多い。ルネサス エレクトロニクスは、16nm世代のFinFETロジック製造技術で埋め込みSTT-MRAMを試作した(講演番号2-2)。試作したMRAMマクロの記憶容量は20Mbitである。自己終端の書き込み技術によって書き込みエネルギーを72%減らすとともに、書き込みパルスの幅を50%に短縮した。
Samsung Electronics(以降はSamsungと表記)は、CMOSイメージセンサーのロジック製造工程と互換の埋め込みSTT-MRAM技術を発表する(講演番号2-1)。撮像イメージのバッファメモリ用を想定した。磁気トンネル接合(MTJ)の書き込み時間は50ns未満と短く、書き換えサイクル寿命は10の10乗回と長い。
IBM Researchは、ラストレベルキャッシュ(LLC)応用を想定した80MbitのMRAMマクロチップを試作した(講演番号2-3)。データ・スクラビングによるチップ誤り率の低減効果を確認している。同じチップ誤り率で書き換えサイクル寿命を2桁伸ばすとともに、MTJのエネルギー障壁高さを30%減らした。
TSMCは、埋め込みSTT-MRAMと埋め込み抵抗変化メモリ(ReRAM)が埋め込みフラッシュメモリを置き換える動きを概観する(講演番号2-4、招待講演)。置き換えの課題と解決策について述べる。IBMグループ(講演番号2-5)と東北大学(講演番号2-6)はそれぞれ、スイッチング時間が極めて短い磁気トンネル接合(MTJ)技術を報告する。
Samsungが最先端DRAMの信頼性を評価
「DRAMとNANDメモリ」では、Samsungによる2件の講演が興味深い。DRAMでは、HKMG(高比誘電率絶縁膜金属ゲート)のMOS FET技術とEUV(極端紫外線)リソグラフィ技術によって製造した最先端DRAMの信頼性を評価した結果を公表する(講演番号6-6)。ウェハレベルでは10年を超えて所定の性能を維持する。パッケージではストレス試験、DIMMではサーバーに実装して1年を超える試験を実施し、良好な結果を得た。
NANDメモリでは、第7世代の3D NAND(V-NAND)メモリセル技術の概要を説明する(講演番号10-1)。単位セルの外形寸法はこれまでで最も小さい。メモリセルアレイと周辺回路を積層する、COP(Cell Over Periphery)技術を採用した。
8Gbitの大容量強誘電体メモリをSK hynixが試作
「強誘電体メモリ」では、大手半導体メーカーによる研究成果の発表が相次ぐ。SK hynixは、記憶容量が8Gbitと大きな強誘電体不揮発性メモリを試作した(講演番号33-3)。製造技術は1Xnm世代、メモリセルは1T1C方式である。キャパシタの強誘電体絶縁膜は、厚みが5nmと薄いHZO(ハフニウム・ジルコニウム酸化)膜。スイッチング電圧は±0.6Vと低い。スイッチング時間は全分極の70%が反転するまでで20nsとかなり短い。
Intelは、読み出し/書き込み時間が約2nsと短く、動作寿命が10の12乗サイクルと長い強誘電体不揮発性メモリ技術を開発した(講演番号33-2)。キャパシタの絶縁膜は、ハフニウム系の反強誘電膜。スイッチング電圧は-1.6Vと+1.2Vである。
CEA-LETI University Grenoble-Alpesほかの共同研究チームは、リフローはんだ付けの温度ストレスを許容する16Kbitの強誘電体不揮発性メモリを試作した(講演番号33-1)。製造技術は130nm世代、メモリセルは1T1C方式。試作ダイは全ビットが動作した。キャパシタ絶縁膜はハフニウム酸化物、キャパシタの面積は0.16平方μmである。スイッチング時間は4nsと短い。動作寿命は10の7乗サイクル。
「次世代CMOSロジック」では、サブナノメートル時代のトランジスタ技術を担うとされる、縦型FETの試作結果が登場する。IBM ResearchとSamsungの共同研究チームが、縦型のナノシート構造FETの試作結果を発表する(講演番号26-1)。ゲートピッチは45nmとまだ余裕がある。リング発振器を試作して動作を確認した。FETの寄生容量は横型ナノシート構造と比べて半分と低い。
サブナノメートル時代のもう1つの候補である、2次元チャンネルの材料を評価した結果をIntelが明らかにする(講演番号7-1)。4種類の遷移金属ダイカルコゲナイド(TMD)材料を候補に薄膜の特性を調べた。候補の材料は二硫化モリブデン(MoS2)、二硫化タングステン(WS2)、二セレン化タングステン(WSe2)、二セレン化モリブデン(MoSe2)である。TMD薄膜の成膜には300mmウェハのBEOLプロセスを使った。プロセス温度は300℃～1,000℃である。
上記のほかには、キヤノンが開発した裏面照射型SPAD(単一光子アバランシェダイオード)イメージセンサー(講演番号20-2)と、Virginia Polytechnic Institute and State Universityなどの共同研究グループが開発した高耐圧GaN HEMT(講演番号5-5)の発表に注目したい。
このほかにも、興味深い発表が少なくない。詳しくはイベント開催後にレポートなどで改めてご報告したいので、期待されたい。