福田昭のセミコン業界最前線
オンライン開催のIEDM 2020、次世代半導体開発の最新成果を喰らい尽くす
2020年12月5日 09:50
半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting)」が2020年12月12日〜18日に開催される。昨年(2019年)までは毎年12月に、米国カリフォルニア州サンフランシスコのHilton San Francisco Union Squareホテルを会場としてきた。しかし今年(2020年)はCOVID-19(新型コロナウイルス感染症)の世界的な大流行により、オンラインのバーチャルカンファレンスとして開催する。
バーチャル化ですべての講演が聴講可能に
2020年のIEDM(「IEDM 2020」と表記)は、あらかじめ録画された講演を参加者が自由にオンラインで視聴する「オンデマンドポーション」と、決められた時間枠でビデオストリーミングを視聴するとともに質疑応答に参加する「ライブポーション」に分かれる。オンデマンドポーションの録画済み講演は、IEDMが開催される12月12日〜18日よりも1週間ほど早いタイミングで視聴が可能になる。ライブポーションは会期である12月12日〜18日に実施する。
この結果、参加者はすべてのセッションを聴講することが可能となった。バーチャルカンファレンスの最大の恩恵とも言えよう。昨年までのIEDM(リアルイベント)では、8本前後の講演セッションが同時並行で進行する。よって、参加者が聴講できるのは一部の講演にとどまっていた。バーチャル化によってすべての講演が可能になったことで、課題は視聴時間の長さに移行した。
技術講演の件数は220件を超える。仮に200件としても200×25分/60＝83時間であり、すべての技術講演をオンデマンドで聴講すると83時間を超える視聴時間となる。リアルイベントと同様のスケジュールでは、視聴時間が不足する。そこで視聴開始時間を1週間ほど早めることにより、ライブポーション(例えば質疑応答)には講演を視聴済みの状態で臨めるようにした。
技術講演会のライブは5日間に延長
ここからはIEDM 2020のスケジュールをもう少し詳しく説明しよう。IEDMのメインイベントである技術講演会(テクニカルカンファレンス)のオンデマンドポーションは12月7日(月曜)に公開され、ライブポーションは12月14日(月曜)〜18日(金曜)に開催される。
昨年までのリアルイベントでは3日間の開催だったが、今年はライブポーションを2日伸ばして5日間の開催とした。全世界で視聴することを前提に、欧州やアジアなどと開催地である米国(西海岸)の時差に配慮して1日当たりのライブポーションの時間を約4時間と短くしたためである。それでもアジア時間のライブは深夜から早朝となっており、かなりきついスケジュールだ。
なおIEDMの標準時間は米国太平洋時間(PST)なので、日本時間(JST)とは14時間の時差がある。本稿の時間表記はすべてPST表記なので、注意されたい。
技術セミナーは過去と同様の編成でオンライン開催
メインイベントの前には、2日間のプレイベント(セミナー)が開催されてきた。今年のバーチャルカンファレンスでも同様のプレイベントが開催される。12月12日(土曜)には「チュートリアル(Tutorials)」と呼ぶ単一テーマのセミナーをライブで予定する。オンデマンドだと12月5日(土曜)からチュートリアルの講演をオンラインで視聴可能になる。6件の講演を予定しており、テーマは「量子コンピューティング」、「最先端パッケージング」、「メモリ中心のコンピュータシステム」、「イメージング」、「3nm以降のCMOS要素技術」、「MRAM(磁気メモリ)」である。
続く12月13日(日曜)には「ショートコース(Short Courses)」と呼ぶ、共通のテーマに基づく数件のセミナーをライブで予定する。オンデマンドでは12月6日(日曜)から、ショートコースの講演を視聴可能になる。共通のテーマは1つが「デバイス技術」、もう1つが「メモリ技術」である。
基調講演は3日間に1件ずつをライブで開催
昨年までの技術講演会(テクニカルカンファレンス)では、初日の午前がプレナリーセッション(基調講演セッション)となっていた。プレナリーセッションでは3件あるいは4件の基調講演が実施された。いずれも著名な研究者や経営者などが、注目のトピックスについて最新の動向や将来の展望などを述べる人気の高いセッションだ。
バーチャルカンファレンスとなった今回は、14日(月曜)〜16日(水曜)のライブポーションで1名ずつが講演する形式となった。テーマは14日が「ロジックの微細化の将来」、15日が「メモリ技術の将来」、16日が「半導体と人工知能、量子コンピューティングの関わり」である。
5日間で38本の技術講演セッションをライブで開催
ここからは、技術講演会(テクニカルカンファレンス)の講演セッションをライブポーションに沿って簡単に紹介していこう。5日間に渡り、合計で38本のセッションが開催される。
12月14日(月曜)〜17日(木曜)は、前半と後半に4本のセッションが同時並行で進行する。最終日の18日(金曜)だけは前半が4本、後半が2本のセッションを予定する。
14日の前半はセッション2〜セッション5が個別に進む。セッションのテーマは「高移動度チャンネルデバイス」(セッション2)、「ムーアの法則を延命するエマージングデバイス」(セッション3)、「強誘電体のスイッチング特性とデバイス応用」(セッション4)、「パワー電子デバイスの最近の進化」(セッション5)である。
14日の後半は、セッション6〜セッション9を予定する。テーマは「電荷ベースのメモリ」(セッション6)、「集積化フォトニクス」(セッション7)、「化合物半導体デバイス」(セッション8)、「信頼性の課題:トランジスタから製品まで」(セッション9)である。
2日目の15日(火曜)は、前半にセッション11〜セッション14のライブを予定する。テーマは「STT-MRAM技術」(セッション11)、「2次元材料とカーボンナノチューブ」(セッション12)、「次世代不揮発性メモリと3次元集積化」(セッション13)、「バイオメディカルマイクロ/ナノデバイス」(セッション14)である。
15日の後半は、セッション15〜セッション18を予定する。テーマは「3次元ロジック技術」(セッション15)、「イメージセンサー」(セッション16)、「ミリ波用システム技術」(セッション17)、「強誘電体メモリ」(セッション18)である。
3日目の16日(水曜)は、前半にセッション20〜セッション23のライブを予定する。テーマは「微細化を加速するもの」(セッション20)、「低消費電力用「CMOS超えデバイス」の物理」(セッション21)、「新材料チャンネルと原子レベルのモデリング」(セッション22)、「ワイドバンドギャップデバイスの信頼性と頑丈さ」(セッション23)である。
16日の後半は、セッション24〜セッション27を予定する。テーマは「次世代メモリ(相変化メモリ/抵抗変化メモリ/磁気メモリ)」(セッション24)、「極低温エレクトロニクス用デバイス技術」(セッション25)、「マイクロシステム用センサーと先端材料」(セッション26)、「GaNとSiCの展望:デバイスからシステム集積まで」(セッション27:フォーカスセッション)である。なお「フォーカスセッション」とは、特定のテーマに関する複数の招待講演で構成されたセッションを指す。特定の分野に関する技術動向を参加者が手早く把握できるセッションだ。
4日目の17日(木曜)は、前半にセッション28〜セッション31のライブを予定する。テーマは「革新的な用途に向けた3次元メモリとセレクタ」(セッション28)、「インメモリとAIに向けた次世代技術」(セッション29)、「量子コンピューティングとインメモリコンピューティング」(セッション30)、「次世代技術の信頼性」である。
17日の後半は、セッション32〜セッション35を予定する。テーマは「相互接続技術の未来」(セッション32:フォーカスセッション)、「次世代の光エレクトロニクスデバイスとシステム」(セッション33)、「第5世代(5G)以降の移動体通信を実現する技術」(セッション34:フォーカスセッション)、「化学センサーと生化学センサー」(セッション35)である。
テクニカルカンファレンスの最終日である18日(金曜)は、前半にセッション36〜セッション39のライブを予定する。テーマは「インメモリAIコンピューテイション向けメモリデバイス」(セッション36)、「エネルギー収穫と無線電力伝送」(セッション37:フォーカスセッション)、「古典コンピューティングを超えて:量子技術とストカスティックコンピューティングの進展」(セッション38)、「メモリベースの回路とデバイスの経年変化と信頼性」(セッション39)である。
18日の後半は、セッション40とセッション41を予定する。テーマは「先端材料と集積化」(セッション40)、「先端ロジックと先端メモリのDTCO」(セッション41:フォーカスセッション)である。
フラッシュ代替MRAMとSRAM代替MRAMの研究成果が相次ぐ
ここからは、注目したい発表をいくつか紹介していこう。まずはメモリの研究成果に関する講演である。STT-MRAM(スピン注入型磁気抵抗メモリ)と強誘電体メモリ、次世代不揮発性メモリで注目の講演が少なくない。
STT-MRAMでは、マイクロコントローラ(マイコン)やマイクロプロセッサ(プロセッサ)、SoC(System on a Chip)などのCMOSロジックに埋め込むことを想定したMRAM技術の発表が続出する。まずはマイコン大手ベンダーのNXP Semiconductorsが、招待講演で埋め込みMRAMのマイコン応用とプロセッサ応用に関する状況を概観してくれる(講演番号11.1)。
Samsung Electronics(以降はSamsungと表記)は、SRAMフレームバッファの代替を狙った埋め込みMRAMを開発した(同11.2)。28nm技術で製造する。シリコン面積は埋め込みSRAMの47%と小さい。GLOBALFOUNDRIESは、信頼性が高い40MbitのMRAMマクロを発表する(同11.3)。22nmのFD SOI技術で製造し、すでに量産が可能な状態にある。データ保持期間は20年、書き換え寿命は100万サイクル。
TSMCは、16nmのFinFET CMOSロジックと互換のプロセスで製造する埋め込みMRAMマクロを開発した(講演番号11.4)。8Mbitのマクロを試作し、リフローはんだ付けに耐えることを確認した。ビット不良がゼロのシリコンダイをウエハー面内歩留まり50%で製造できている。IBM Researchは、14nmのCMOSプロセスで製造する埋め込みMRAM技術を発表する(同11.5)。
GLOBALFOUNDRIES Singaporeは、高速書き込みのMRAMを実現させる磁気トンネル接合(MTJ)素子技術を開発し、MRAMマクロを試作した(講演番号11.6)。書き込み時間は10ns。データ保持期間は125℃で1カ月。IBM TJ Watson Research Centerは、ラストレベルキャッシュ(LLC)用の高速MRAMセルアレイを開発した(同24.4)。書き込み時間は3nsと短い(書き込み不良率は2.8×10のマイナス10乗)。不良率が10のマイナス6乗のときに書き込み電圧のばらつきは「0」書き込みが3.7%、「1」書き込みが4.5%と小さい。
書き換え寿命が10の12乗と長い強誘電体トランジスタ
強誘電体メモリでは、高密度な不揮発性メモリを実現可能な強誘電体トランジスタ(FeFET)に関するブレークスルーがあった。IntelとTCADが共同で、書き換えサイクル寿命が10の12乗と長く、書き込み時間が10nsと短い強誘電体トランジスタを試作してみせた(講演番号18.5)。ゲート長が76nmの強誘電体トランジスタをチャンネルラスト、バックゲートのプロセスで製造した。電源電圧1.8Vで動作する。Intelはまた、反強誘電体のHZO(HfZrO2)をキャパシタに利用した高密度の埋め込みDRAMセル技術を発表する(同28.1)。セルトランジスタとキャパシタを積層することで、密度を高めた。データ保持期間は1ms、書き換え寿命は10の12乗サイクル(80℃)である。
自動車用マイコンに埋め込む相変化メモリ(PCM)
次世代不揮発性メモリでも、埋め込みメモリ技術の研究成果が相次ぐ。STMicroelectronicsとCEA-LETIは、自動車用マイクロコントローラ(マイコン)への埋め込みを想定したPCM(相変化メモリ)セル技術を共同で開発した(講演番号24.2)。自動車グレード0での使用を想定する。16MB(128Mbit)のマクロを試作し、125℃で25万回の書き換えサイクルを確認した。
Chinese Academy of Sciencesは、14nmのFinFETプラットフォームに埋め込み酸化物抵抗変化メモリ(埋め込みReRAM)を試作した(講演番号24.3)。10nmノード以下への微細化も可能だとする。5nmノードのFinFETプラットフォームに埋め込むことを想定した設計ルールとアレイアーキテクチャを提案する予定。imecは、5nmノードのロジックに埋め込むスピン軌道トルクMRAM(SOT-MRAM)技術を考案した(同24.5)。高性能(HP)版と高密度(HD)版の2種類のメモリセルを試作した。メモリセル面積はSRAMの約4割と少ない。
次世代のCMOSロジックを担うデバイスを模索
ここからは次世代CMOSロジックの研究成果に関する注目講演をご紹介する。加工寸法の縮小ペースが鈍化していることから、移動度がシリコンよりも高い材料を採用して動作速度を高めたり、3次元構造を導入して微細化に頼らずにトランジスタ密度を向上させたりする試みが目立つ。これに対して量産向け技術では、既存のFinFET技術をどこまで延命できるかが問われている。5nm世代のロジック技術ノードではFinFETが量産で使われる。ナノシートやナノリボンなどの登場は3nm以降の世代となる。
imecは招待講演で、2nm以降の技術ノードに向けたGeチャンネルデバイスの研究動向を概観する(講演番号2.1)。Intelは、Si0.4Ge0.6のナノシートpチャンネルFETで高い正孔(ホール)移動度を実現した(同2.2)。ゲート長は25nm。電源電圧0.5Vの条件でホール移動度は450 cm2/Vsと高い。Intelはさらに、pMOS FETの上にnMOS FETをモノリシック積層する3次元CMOS技術を発表する(同20.6)。CMOSインバータを試作して動作を確認した。
University of California, Santa BarbaraとXi’an Jiaotong University(西安交通大学)の共同研究グループは、CMOS互換のプロセスで多層グラフェン(MLG)の配線とコバルト(Co)のビアを製造する低抵抗多層配線構造を試作した(講演番号31.1)。デュアルダマシン技術で製造したCo配線に比べ、配線抵抗とゲート遅延時間(FO4)がともに半分以下に減少すると推定している。
Samsungは、5nmノードの量産用CMOSロジックプラットフォームを開発し、その技術概要を報告する(講演番号20.1)。同社が「5LPE(5nm Low Power Early)」と呼ぶプロセスである。前世代である7nmのプロセスに比べ、動作速度が10%向上し、消費電力は20%減少し、シリコン面積は25%縮小した。
このほかにも、興味深い発表が少なくない。詳しくはイベント開催後にレポートなどで改めてご報告したいので、期待されたい。