imec、2nmプロセスでの半導体設計用キットを公開

　imecは16日(ベルギー時間)、N2(2nmプロセス)技術による半導体設計を可能にするプロセスデザインキット(PDK)を公開すると発表した。学界や産業界に対し、研究やトレーニングなどにおける先端ノードへの幅広いアクセスを提供し、半導体エキスパートの育成や次世代技術を用いた製品の開発などを可能にするとしている。

　今回発表されたPDKは、裏面電源配給網(Backside Power Delivery Network、BSPDN)など、imecのN2技術を用いた仮想デジタル設計を可能にするもので、デジタルスタンダードセルライブラリやSRAM IPマクロのセットをベースとしたインフラストラクチャが含まれる。Cadence Design SystemsやSynopsysなどが提供するEDAツールに組み込まれ、幅広いアクセスが可能になる見込みで、設計者はテストおよび実証済みのコンポーネントのライブラリを使って、機能性と信頼性の高いチップ設計を実現できるとしている。

　将来的にはA14などさらに微細なノードにも拡張していく予定で、2024年第2四半期にはEUROPRACTICEを通じたトレーニングプログラムも提供を開始するとしている。