福田昭のセミコン業界最前線
10Gbit/平方mmを超える超高密度フラッシュ、2月開催のISSCCに登場
2021年1月29日 09:15
半導体集積回路の最先端技術が披露される世界最大の国際学会「ISSCC(International Solid-State Circuits Conference)」が、今年(2021年)も2月に開催される。昨年(2020年)11月にオンライン形式の記者会見で開催概要の説明があり、その後には公式Webサイトで詳しいプログラムがPDF形式でダウンロード可能になった。
ISSCCは毎年2月に米国カリフォルニア州サンフランシスコのMarriott Marquisホテルで開催されるのが、近年の恒例となっていた。昨年(2020年)2月のISSCCはCOVID-19(新型コロナウイルス感染症)の影響が中国にほぼ限定されていたこともあり、同じ会場でリアルイベントとして催された。しかし今年(2021年)はCOVID-19の世界的な大流行により、ISSCCははじめてのバーチャルカンファレンスとなっている。
国際学会ではまず、発表の希望者が研究成果をまとめた短い論文(「投稿論文」あるいは「アブストラクト(要約)」)を、学会の事務局に送付する。学会の論文選考委員会では複数の選考委員(ベテランの研究者)が投稿論文に評価点を付け、評価点の高い投稿論文が学会で講演発表の機会を得る。そして本論文(採択論文)が学会の論文集に収容される。なお投稿論文が本論文と同じ形式で、本論文の提出が省かれている学会もある。
ISSCCは半導体回路技術の国際学会としてはもっとも格式が高い学会として知られる。国際学会の格式を決める要因の1つに、採択率(採択論文数/投稿論文数)がある。採択率が50%以下の学会は、一般的にかなり格式が高いとされる。ISSCCの採択率は近年33%前後で推移しており、かなり低い。採択されること自体が、研究成果が一定の評価を得たことを意味する。
もちろん学会の格式は採択率だけは決まらない。代々の関係者による長年の努力と工夫が、半導体回路の研究者コミュニティではもっとも格式の高い学会としての地位を維持してきた。ちなみに2021年のISSCCに向けた投稿論文数は580件、採択論文数は195件で採択率は33.6%である。
2月5日から技術講演のビデオを先行公開
今年のISSCCは、先行公開のビデオ講演「オンデマンド」と、会期中のリアルタイムイベント「ライブ」で構成される。メインイベントの技術講演会(採択論文の講演セッション、デモンストレーションセッションなど)とプレイベントの技術講座(チュートリアルとショートコース)は、2021年2月5日(金曜日)午後5時(米国太平洋時間、日本時間は2月6日(土曜日)午前10時)に先行公開がはじまる。ポストイベントの講演会(フォーラム)は、同年2月12日(金曜日)午後5時(米国太平洋時間、日本時間は2月13日(土曜日)午前10時)に先行公開を始める予定である。なお、オンデマンドの視聴期限は今のところ、2021年3月31日となっている。
技術講演会(テクニカルカンファレンス)のライブは2021年2月15日(月曜日)から2月20日(土曜日)を予定する。いずれも米国太平洋時間の朝の時間帯で、2月15日の午前6時30分(日本時間では同日の午後11時30分)あるいは2月16日～20日の午前7時(日本時間では翌日の午前0時)にはじまる。
恒例の基調講演(プレナリー講演、セッション1)は先行公開がない。2月15日に2件、同月16日に2件と合計で4件のライブ講演を予定している。15日の2件はTSMCのMark Liu氏によるイノベーションの将来に関する講演と、XilinxのVictor Peng氏によるコンピューティングの将来に関する講演である。
16日はMIT(マサチューセッツ工科大学)のDina Katabi氏による機械学習と信号処理、センサー、回路の交わりに関する講演と、Harvest ImagingのAlbert J. P. Theuwissen氏によるCMOSイメージセンサーの将来に関する講演を予定する。ライブ講演の後は、プレナリー講演のビデオをオンデマンドで視聴できるようになる。
ミリ波の5Gチップや動き検出チップなどの招待講演
ここからは技術講演会(テクニカルカンファレンス)の注目講演を紹介していこう。まずは半導体メーカーや電子機器メーカーなどが開発、製品化した半導体チップの技術概要を招待講演で報告するセッションに注目したい。「Invited Industry Track」または「Highlighted Chip Releases」と呼ぶ招待講演セッションで、前回のISSCC(ISSCC 2020)でも同様のセッションが設けられていた。今回はセッション2の「5G and Radar Systems」とセッション3の「Modern Digital SoCs」でそれぞれ3件ずつ、合計で6件の招待講演が予定されている。
セッション2では、Analog Devicesが第5世代(5G)携帯電話システム用チップセットの技術概要を解説する(講演番号2.1)。講演には、ベースバンドとミリ波の間を変換する技術やミリ波のビームフォーミング技術などが含まれるもよう。それからTexas Instrumentsが車載用および工業用のミリ波レーダーチップを紹介する(講演番号2.2)。RF CMOS技術によるシングルチップのセンサーで、76GHz～81GHz帯のレーダーチップと57GHz～64GHz帯のレーダーチップがある。
Infineon TechnologyとGoogleは共同で、人間の動き(ジェスチャー)をミリ波レーダーで検出するチップ「SOLI」の技術概要を報告する(講演番号3.3)。Googleが2019年10月に日本国内で発売したAndroidスマートフォン「Google Pixel 4」が「SOLI」を搭載しており、ジェスチャーによるスマートフォン操作機能「Motion Sense」を構成するセンサー群の1つとして利用している。
最新XboxマシンのSoCやハイエンドGPUチップなどの招待講演
セッション3では、MicrosoftとAMDが最新の据え置き型ビデオゲーム機器「Xbox Series X」用に共同開発したSoC(System on a Chip)の技術概要を説明する(講演番号3.1)。開発したSoCは、AMDの「Zen 2」アーキテクチャをベースとするカスタムCPUコアを8個と、AMDの「RDNA 2」アーキテクチャをベースとするカスタムGPUコアを内蔵する。
NVIDIAは、Ampereアーキテクチャのデータセンター向けハイエンドGPU「NVIDIA A10」の技術概要を解説する(講演番号3.2)。64bit浮動小数点演算用のCUDAコアを3,456個、32bit浮動小数点演算用のCUDAコアを6,912個、深層学習向け演算用のTensorコアを432個、搭載する。
Baidu(百度)は、深層学習用プロセッサ「Kunlun(崑崙)」の技術概要を報告する(講演番号3.3)。クラウドとエッジの両方のソリューションに対応しており、260TOPSの処理速度を100Wの消費電力で実現する。
採択論文を33の講演セッションで発表
セッション4からセッション36までの33セッションは、採択論文の講演発表セッション(一般講演セッション)となる。前回まではセッションの番号と発表日が関連していたが、今回はオンデマンドで講演ビデオを視聴できるのでセッション番号は講演の順番と関係しない。ライブイベントは従来と同じく、番号の小さいセッションが早め、番号の大きなセッションが遅めの日程となっている。
8K UHD画像を30fpsでデコードする5nm CMOSチップ
ここからは、一般講演の注目すべき発表を紹介していきたい。まずはプロセッサをテーマとするセッション4に目を向けよう。このセッションでは、Samsung Electronicsが5nm世代のCMOS技術で製造した8K(UHD、7,680×4,320画素)対応のビデオデコーダ(復号器)LSIを発表する(講演番号4.8)。動作周波数が468MHzのときに、AV1(AOMedia Video 1)符号で圧縮したUHDのフレーム(画面)を30fpsでデコードできる。1bitの処理に必要なエネルギーは0.12nJとかなり低い。
MediaTekは、7nm世代のCMOSで製造する5G携帯電話端末用アプリケーションプロセッサの開発成果を披露する(講演番号4.1)。同社が開発してきた既存のアプリケーションプロセッサと同様に、「高速」、「低消費電力」、「中間(バランス)」と特性の異なる3種類のCPUコアを搭載する「Tri-Gear」構成を採る。動作周波数は3GHz。
日本からは、ルネサス エレクトロニクスが自動運転用プロセッサを発表する(講演番号4.2)。内蔵する畳み込みニューラルネットワーク(CNN)の処理エンジンの処理速度は60.4TOPS、消費電力当たりの処理速度は13.8TOPS/Wである。
3D NANDフラッシュの記憶密度向上がさらに進む
次は不揮発性メモリをテーマとするセッション30に注目したい。このセッションでは、NANDフラッシュメモリの大手ベンダー5社による超高密度3D NANDフラッシュメモリ技術が続出する。1平方mm当たりの記憶容量は、10Gbitを超えた。記憶容量は1Tbit付近で停滞しており、大容量化の動きは鈍い。記憶容量当たりの製造コスト削減が最優先であることがわかる。
SK Hynixは、メモリセルの積層数が176層と多い3D NANDフラッシュ技術を発表する(講演番号30.1)。3bit/セル(TLC)方式の多値記憶技術を採用している。試作したシリコンダイの記憶容量は512Gbitである。記憶密度はTLC方式としては過去最高の10.8Gbit/平方mmに達する。
Intelは、メモリセルの積層数が144層と多い3D NANDフラッシュ技術を開発した(講演番号30.2)。4bit/セル(QLC)方式の多値記憶技術を採用している。試作したシリコンダイの記憶容量は1Tbitである。記憶密度は半導体メモリとして過去最高となる13.8Gbit/平方mmを達成した。
Samsung Electronicsは、第7世代の3D NAND技術による512Gbitのフラッシュメモリを報告する(講演番号30.3)。メモリセルの積層数は160層を超えるとみられる。多値記憶はTLC方式を採用した。書き込みのスループットは184MB/sと高い。
キオクシアとWestern Digitalは、メモリセルの積層数が170層を超える3D NANDフラッシュ技術を開発した(講演番号30.4)。試作したシリコンダイの記憶容量は1Tbitである。多値記憶はTLC方式。記憶密度は10.4Gbit/平方mmとかなり高い。
メインイベントの技術講演会では上記のほかにも、興味深い発表が少なくない。詳しくはライブ後のレポートで改めてご報告したいので、ご期待されたい。