福田昭のセミコン業界最前線

大規模集積回路の時代に突入したカーボンナノチューブ【前編】

~20年を超える研究開発の歴史を振り返る

カーボンナノチューブ(CNT)のおもな物理特性

 次世代の半導体材料として期待されるカーボンナノチューブ(CNT : Carbon NanoTube)を使ったトランジスタ回路が、大規模集積回路(LSI : Large Scale Integrated circuits)の時代に突入した。この6月に京都で開催された半導体技術の国際学会「VLSIシンポジウム」で、数千個のカーボンナノチューブトランジスタ(CNFET : Cabon Nanotube FET)による集積回路の試作結果が2件披露されたのだ。試作されたCNFETの大規模集積回路はいずれも、正常に動作した。

 カーボンナノチューブが次世代の半導体材料として期待されているのは、いくつかの主要な特性が既存の半導体集積回路に使われている半導体や金属などの材料を超えるからだ。現在のトランジスタ材料であるシリコン(Si)との比較では、キャリアの移動度と速度が約10倍に達すると期待されている。原理的には、シリコンよりも高速な電子回路を実現できる。

 カーボンナノチューブは炭素(C)原子の連なりが中空の円筒状になった材料であり、その直径は0.4nm~2nmときわめて短い。このため理論的には、非常に高い密度の集積回路を作れる。

 カーボンナノチューブには、半導体タイプと金属タイプの2種類がある。トランジスタの材料として期待されているのは、半導体タイプだ。そして多層配線の材料として期待されているのが、金属タイプである。既存の配線材料である銅(Cu)に比べると、カーボンナノチューブの電流密度は約1,000倍、熱伝導率は約10倍に達するとされるからだ。

CNTの構造。六角形の頂点に位置する小さな球体が炭素原子 ※Nantero(CNTメモリ技術の開発ベンチャー)の公表資料から

カーボンナノチューブは1991年にNECの飯島澄男氏が発見

 CNTの発見が論文として公表されたのは、1991年11月のことである。NEC基礎研究所の飯島澄男氏が電子顕微鏡観察によって発見し、電子線回折法によって構造を同定した。飯島澄男氏が発見したのは後に「多層カーボンナノチューブ」と呼ばれる、複数の円筒が入れ子になった構造のカーボンナノチューブである。1993年6月には「単層カーボンナノチューブ」と呼ばれる、1個の円筒だけのカーボンナノチューブが発見される。

NECの飯島澄男氏が発見したカーボンナノチューブの透過型電子顕微鏡(TEM)画像。飯島氏が1991年11月にNature誌で発表した論文から

 7年後の1998年5月には、カーボンナノチューブを使ったCNFETが初めて室温で動作する。Delft University of Technology(デルフト工科大学)の研究成果である。同年10月には、CNFETのコンダクタンスを5桁と大きく変えられることがIBMによって示された。

発見から10年で、集積回路(IC)が室温で動く

 2001年11月には、カーボンナノチューブを使ったCNFETによる基本的な論理ゲートが室温で動作する。これもデルフト工科大学の研究成果である。カーボンナノチューブの発見から10年で、電子応用を想定した研究開発は集積回路(IC)の時代へと入った。これはかなり速いペースに見える。

 開発初期のCNFETは、電流が時間とともに変動する「電流ドリフト」の問題を抱えていた。2006年2月には、大阪大学と産業技術総合研究所(産総研)の共同研究チームが、電流ドリフトを従来の1,000分の1に抑えたCNFETを試作する。

電流ドリフトを従来の従来の1,000分の1に抑えたCNFETの電流値。1800秒(30分)の間に電流ドリフトが0.01%以内に抑えられている(赤い曲線)。従来のCNFET(青い曲線)は20%もの電流ドリフトが生じていた。2006年2月に産総研が発表したニュースリリースから
試作したCNFETの構造。CNTのチャンネル周囲を窒化シリコン(SiN)の保護膜で覆うことによって電流の時間的な変動を著しく減らした。2006年2月に産総研が発表したニュースリリースから

 2007年2月にはIBMを中心とする研究グループがCMOSインバータによる5段のリング発振器を試作し、最大で72MHzの発振周波数を実現した。CNFETの回路による動特性が測定可能になってきたこと、nチャンネルとpチャンネルの両方のCNFETがきちんと動作したことが確認された。CNFETはpチャンネルMOS FETを作りやすく、nチャンネル化にはなんらかの工夫を必要とする。

試作したリング発振器のシリコンダイを走査型電子顕微鏡で観察した画像(中央左上)と、回路図(中央左下)、電源電圧と発振周波数および信号電圧の関係。電源電圧が1.04Vのときに、72MHzの発振周波数を得ている。IBMが2007年2月に国際学会ISSCCで発表した論文(論文番号3.4)から

 2009年11月には、産総研が金属タイプのCNTと半導体タイプのCNTを高い純度で簡単に分離する手法を開発した。CNTは製造すると、金属タイプと半導体タイプの混合物になる。トランジスタ応用には、混合物から簡便かつ高効率に半導体タイプを取り出す、あるいは金属タイプを除去する必要があった。

CNFETの研究におけるおもな成果(その1)。筆者がNature Electronics誌の記事「20 years of nanotube transistors(カーボンナノチューブトランジスタの20年)」(https://www.nature.com/articles/s41928-018-0053-9)などを基にまとめた

2013年にはカーボンナノチューブのマイクロプロセッサを試作

 2013年9月には、Stanford University(スタンフォード大学)が、CNFET)よるマイクロプロセッサを試作してみせる。2bitのALUを備えたプロセッサである。178個と当時の水準としてはきわめて多くのpチャンネルCNFETを1個のシリコンダイに集積した。100Hzとゆっくりなクロック周波数ながらも、試作したプロセッサは動作した。

試作したマイクロプロセッサの算術演算ユニット(ALU)のブロック図(上)と動作波形(下)。動作波形の青色はシミュレーション結果、赤色は実際の測定結果。クロック周波数は200Hz。Stanford UniversityがNature誌に発表した論文から
上は試作したマイクロプロセッサの内部ブロック図。命令メモリとデータメモリは外付けしている。下は、試作したマイクロプロセッサを走査型電子顕微鏡で観察した画像。色付きの四角い実線は、外付けの命令メモリおよびデータメモリとの接続(上のブロック図の実線の色に対応)を示す。Stanford UniversityがNature誌に発表した論文から

トランジスタ構造はバックゲート型からトップゲート型、ゲートオールアラウンド型と進化

 ここでいったん、CNFETの構造にふれておきたい。カーボンナノチューブを使うトランジスタの研究は、電界効果トランジスタ(FET)で進められてきた。ソース、ドレイン、ゲートの3つの電極を備えており、ゲート絶縁膜を介してチャンネルの電流を制御する。

 CNTは、基本的にチャンネル材料として使われる。ゲートとソース、ドレインは通常、金属である。基板はシリコンが多い。

CNTを使う電界効果トランジスタ(FET)の基本的な構造

 初期のCNFETは、「バックゲート型」と呼ばれる構造で研究が進められてきた。1998年に初めて室温で動作したトランジスタも、バックゲート型である。

 バックゲート型では、シリコン基板の裏面にゲート電極をレイアウトし、シリコン基板の表面に絶縁膜(二酸化シリコン膜)とCNTチャンネル、ソース電極、ドレイン電極を配置する。トランジスタの作製は比較的容易であるものの、集積回路(IC)の作製が困難だという問題点を抱える。

バックゲート型CNFETの構造模式図。出典 : 石井、岸本、大野、水谷、「カーボンナノチューブ電界効果型トランジスタの金属電極における大気の影響」、『まてりあ』、第52巻、第6号、pp.266-272、2013年
Delft University of Technology(デルフト工科大学)が1998年に初めて室温動作に成功したCNFETの断面構造。カーボンナノチューブが白金(Pt)電極と二酸化シリコン(SiO2)膜(ゲート絶縁膜)の上に被さっている。Delft University of TechnologyがNature誌に発表した論文から

 次に試作されたのが、「トップゲート型」と呼ばれる構造である。2002年5月にIBMが、初めてトップゲート型のCNFETを試作した。

 トップゲート型はシリコンのMOS FET集積回路(IC)と同様に、シリコン基板の表面にゲート電極、CNTチャンネル、ゲート絶縁膜、ソース電極、ドレイン電極を配置する。この構造により、カーボンナノチューブでも集積回路が作れるようになった。

トップゲート型CNFETの構造模式図。IBMが2002年5月にApplied Physics Letters誌で発表した論文から

 さらに2008年2月には、同じくIBMが「ゲートオールアラウンド(GAA : Gate All Around)型」のCNFETを試作した。これもシリコンMOS FETのGAA型と同様に、チャンネルの周囲をゲート電極で覆った構造のトランジスタである。トップゲート型に比べて、チャンネル電流の制御性が大幅に向上することが期待できる。

ゲートオールアラウンド(GAA : Gate All Around)型CNFETの構造模式図とエネルギーバンド構造。IBMが2008年2月にIEEE Electron Device Letters誌で発表した論文から

柔らかくて頑丈なトランジスタをカーボンナノチューブで実現

 それでは、カーボンナノチューブを使ったトランジスタと集積回路の研究に話題を戻そう。2010年代に入ると、新しい方向の研究が活発化する。柔軟性のある基板に電子回路を作ろうとする「フレキシブルエレクトロニクス」にカーボンナノチューブを応用しようとする研究である。カーボンナノチューブは原理的には、基板材料を自由に選べる。ゴムやプラスチックなどの柔らかい素材を基板にしたトランジスタを作れる。

 2015年8月には産総研が、柔らかくて丈夫なCNFETを試作した。基板はシリコンゴム、ソース電極とドレイン電極、ゲート電極はいずれもCNTとゴムの複合材料という、柔軟性のある素材を組み合わせている。産総研のニュースリリースでは、ハイヒールのかかとで踏んでもトランジスタの特性がほぼ変わらないというデータを示して丈夫さをアピールした。

試作したCNFETの構造図(左上)と電流電圧特性(右上および右下)。2015年8月に産総研が発表したニュースリリースから
試作したCNFETをハイヒールのかかとで踏んだ前後の電流電圧特性。基板や電極などが柔らかく変形するので、応力が集中せず、トランジスタの特性が変化しにくい。2015年8月に産総研が発表したニュースリリースから

2010年代後半はトランジスタの微細化と高速化が進む

 2010年代後半には、CNFETの微細化と高速化がさらに活発になった。それまで微細化はあまり進んでおらず、かなり緩い微細加工技術によってトランジスタやICなどを作ることが多かった。そして微細化とともに、高速化が一段と進んだ。

CNFETの研究におけるおもな成果(その2)。筆者がNature Electronics誌の記事「20 years of nanotube transistors(カーボンナノチューブトランジスタの20年)」などを基にまとめた

 微細化では、2017年1月に北京大学がゲート長が5nmと微細なCMOSのCNFETを試作し、同年6月にはIBMが、長さ方法の寸法が40nmと短いpチャンネルCNFETを試作してみせた。

 高速化では、2017年7月にIBMがCNFETのCMOSインバータで5段のリング発振器を試作して282MHzの発振周波数と0.35ns/段の平均遅延時間を達成すると、2017年12月には北京大学がCNTFETのpチャンネルMOSインバータで5段のリング発振器を試作し、5.54GHzの発振周波数を実現してみせた。

 また2018年3月には、IBMが柔らかいCNFETでCMOSインバータによる5段のリング発振器を試作し、17.6MHzの発振周波数と5.7ns/段の遅延時間を得ている。このリング発振器はポリイミド基板に作製した。

北京大学が試作したCNFETのpチャンネルMOSインバータによるリング発振器の概要。左上(a)は回路図、中央上(b)は試作したシリコンダイを走査型電子顕微鏡で観察した画像。右上(c)は出力信号の周波数特性。発振周波数は0.68GHz(CNFETのチャンネル長は200nm、電源電圧は2.8V)。左下(d)はゲート電極の寄生容量を減らす構造(エアギャップ)を走査型電子顕微鏡で観察した画像。左下(e)はCNFETの断面構造図。中央下(f)はゲート電圧によるドレイン電流と伝達コンダクタンスの変化。右下(g)は出力信号の周波数特性。CNFETの構造を最適化することによって発振周波数を2.62GHzに高めた。2017年12月に北京大学がNature Electronics誌で発表した論文から
IBMが試作した、カーボンナノチューブによる柔らかいCMOSリング発振器の概要。左上(a)はポリイミド基板に試作したリング発振器の電子顕微鏡観察画像。左中央(b)は、試作した5段のリング発振器の回路図。中央上(c)は出力信号の周波数特性。発振周波数は1.10MHz(電源電圧は6V)。中央(d)はCNFETの寸法による発振周波数の変化。「5F」はチャンネル長が3μm、オーバーラップ長が3μmの場合。「5M」はチャンネル長が3μm、オーバーラップ長が5μmの場合。「5S」はチャンネル長とオーバーラップ長がともに5μmの場合。右上(e)と右中央(f)は発振周波数と電源電圧の関係。チャンネル長は3μm。左下(h)は電源電圧と発振周波数の関係。チャンネル長を2μmと短くするとともに、耐圧を高めた構造によって電源電圧を上げ、発振周波数を17.6MHzにまで高めた。中央下(h)はリング発振器の1段当たり平均遅延時間をほかの材料による試作結果と比較したもの。2018年3月にIBMがNature Electronics誌で発表した論文から
CNFETの研究におけるおもな成果(その3)。筆者がNature Electronics誌の記事「20 years of nanotube transistors(カーボンナノチューブトランジスタの20年)」などを基にまとめた

 そして今年(2019年)になると前述のように、トランジスタ数を大幅に増やした大規模な回路の研究成果が国際学会「VLSIシンポジウム」で発表された。発表内容の詳細は後編で述べたい。