福田昭のセミコン業界最前線
5年後に512TB SSDの実現に向けて突き進む3D NAND技術
2018年8月23日 13:06
3D NANDフラッシュメモリ技術の高密度化と大容量化が止まらない。止まらないどころか、その勢いは加速しつつあるようにすら見える。
このほど開催された、NANDフラッシュメモリとSSD(Solid State Drive)に関する世界最大のイベント(講演会兼展示会)「Flash Memory Summit(FMS)」(会期は2018年8月7日～9日、会場は米国カリフォルニア州サンタクララのサンタクララコンベンションセンター)では、現在の最先端である96層(ワード線積層数)の5倍強に相当する、500層を超える積層数の3D NANDフラッシュ技術が視野に入ってきた。
今年のFMS開催直後の3D NANDフラッシュメモリの開発状況は以下のようである。
ワード線の積層数で64層のメモリセルスタックと、1個のメモリセルに4bitを記憶するQLC(4bit/セル)方式を組み合わせたシリコンダイ当たり1Tbitの大容量NANDフラッシュメモリが量産に入っている。
そして、96層のQLC方式でシリコンダイ当たり1.33Tbitの大容量NANDフラッシュの開発が発表された。さらに一部のNANDフラッシュベンダーとアナリストが将来を展望し、500層を超える積層数の3D NANDフラッシュを開発ロードマップに載せてきた。
開発ロードマップとして見えてきた最大のワード線積層数は512層である。512層とQLC方式を組み合わせると、64層とQLC方式の組み合わせの8倍に相当する、シリコンダイ当たり8Tbit(8,192Gbitあるいは1TB)を原理的には実現できる。16枚のシリコンダイを1個のパッケージに封止すると、ワンチップ(ワンパッケージ)当たりで16TBとなる。
このチップを2.5インチSSDに実装することを考えよう。たとえば1枚の基板に8個ずつを両面実装すると、16個のフラッシュメモリチップをSSDに内蔵できる。するとSSDの記憶容量は256TBになる。
16個のチップ(256枚のシリコンダイ)を搭載することは、技術的には容易である。さらに高い密度も、技術的には可能だ。例えば32枚のシリコンダイを1個のパッケージに封止する。あるいは、32個のチップをプリント基板に実装する。すると2.5インチSSDの記憶容量は、512TBになる。
512TB。少し気が遠くなりそうなほどの、膨大な記憶容量である。しかも現状の開発ペースが「今後も続く」と仮定すると、この膨大な記憶容量を原理的に実現可能な時期は2023年頃となる。今(2018年)から、わずかに5年後である。
まとめると、「シングルダイが8Tbit(1TB)、シングルチップが16TB、2.5インチSSDが512TB」だ。相当に強気な予測だと感じるのだが、単純にこれまでの開発ペースを近未来に延長することで導かれる結果であり、実現の可能性はゼロではない。
2017年後半の一服感を覆した2018年初夏以降の快進撃
昨年(2017年)8月にFMSが開催された後で、筆者は本コラムの3D NANDフラッシュ技術の最新状況を解説した記事(3D NANDが128TBの超大容量SSDを実現へ)で以下のように記述した。
「ところが今年(2017年)のFMSにおけるキーノート講演は、前年の2倍というハイペースは維持したものの、やや勢いが鈍ったようなプレゼンだった。……(中略)……一方で、倍々ゲームのように新しい開発成果が毎年、披露されていくというのもかなり異常なことなので、ペースが落ち着いたとも言える」。
「1枚のシリコンダイで1Tbit(1,024Gbit)を超える記憶容量、すなわち128GB超を実現する要素技術は、96層の3D NANDフラッシュとQLC方式の多値化技術を組み合わせることだ。前者は3次元積層の極限、後者は多値化の極限である。難しさも極限だろう。しかし実現の可能性はすでに見えている」。
このとき(2017年8月末の時点で)筆者は、3D NANDフラッシュ技術の開発ペースは一服すると予想していた。ところが現実には、開発ペースは鈍るどころか、むしろ加速しているようにすら見える。
今年2月に開催された半導体回路技術の国際学会ISSCCでは、Samsung Electronics(以降「Samsung」と表記)が64層とQLC方式を組み合わせた1Tbitの3D NANDシリコンダイを発表し、東芝-Western Digital連合(以降は「東芝-WD連合」と表記)が96層と過去最多層の3D NANDシリコンダイを発表した(参考記事:3D NAND技術の開発競争で東芝-WD連合とSamsungが激突)。
これらのシリコンダイはいずれも、前年(2017年)8月のFMSで開発がアナウンスされていた3D NANDフラッシュ技術であり、2017年12月の国際学会IEDM、あるいは2018年2月の国際学会ISSCCで技術概要が公表されるのは予定通りとも言える動きで、驚きはなかった。重要なのはこれらは学会発表の試作品であり、商業生産のアナウンスではないことだ。
開発ペースが加速されていくのは今年の5月以降である。4月の時点で、商業生産に入っているシリコンダイの最大容量は512Gbitだった。ところが、5月21日にIntel-Micron Technology連合(以降は「Intel-Micron連合」と表記)が、64層とQLC方式の組み合わせにより、シリコンダイ当たりで1Tbitと過去最大の記憶容量を達成した3D NANDフラッシュの量産出荷を始めたと報道機関向けに発表した(参考記事:Micron、7mm厚2.5インチで容量7.68TBの“QLC NAND”採用SSD)。この発表によって、商業生産品の最大記憶容量は1Tbitへと一気に倍増した。
そして7月10日にはSamsungが、90層超と過去最高のワード線積層数を実現した3D NANDフラッシュの量産に入ったと報道機関向けに発表した(リリース)。シリコンダイ当たりの記憶容量は256Gbitとやや少ないものの、製品化されたダイのワード線積層数では過去最高を実現した。
続く7月20日には、東芝-WD連合が、96層と過去最高のワード線積層数とQLC方式の組み合わせによって、過去最大容量である1.33Tbitのシリコンダイを開発したと発表した(参考記事(WD、QLC 3D NANDで1.33Tbit実現のSSD向け96層チップをサンプル出荷)。2018年内には量産に入る見込みだ。東芝メモリがFMSの基調講演でこの3D NAND技術を披露したことは、すでに報じた(参考記事:東芝、1.33Tbit/ダイの超大容量3D NANDと超高速3D NANDを披露)。
さらに8月7日には、SamsungがQLC方式でシリコンダイ当たり1Tbitの3D NANDフラッシュの量産を開始したと発表した(リリース)。Intel-Micron連合に続く、1Tbitダイの量産発表である。
なお、Samsungは今年のFMSには参加していない。前年までの恒例行事とも言えたSamsungの基調講演は存在せず、展示会への出展もなかった。理由は不明だ。
完全に手駒になったQLC(4bit/セル)方式の多値記憶
昨年(2017年)の8月と今年(2018年)の8月で3D NANDフラッシュ開発状況を比べると、最大の進展はQLC(4bit/セル)方式の多値記憶技術が商業生産に入ったことだろう。2017年までは、QLC方式は開発課題であり、商業生産の主役はTLC(3bit/セル)方式だった。
それが2018年8月の時点ではIntel-Micron連合とSamsungがQLC方式の量産に入っており、東芝-WD連合とSK-Hynixも量産スケジュールに、QLC方式のシリコンダイを組み込み済みである。3D NANDフラッシュの大手ベンダーにとって、QLC方式の3D NANDフラッシュは完全に手駒となった。今後の3D NANDフラッシュにおける大容量化と高密度化は、QLC方式が前提となる。
複数のティアーを積み重ねることでさらなる高層化を達成
もう1つの進展は、3D NANDフラッシュの大手ベンダーすべてが、ワード線の積層数を96層と高層化してきたことだろう。
2017年8月のFMS開催時点で96層の3D NANDフラッシュを開発したと表明していたのは、東芝-WD連合だけだった。2018年8月のFMS開催直後で状況はどのように変わったか。すでに述べたように、Samsungは90層を超えた3D NANDフラッシュの量産に入っている。Intel-Micron連合とSK-Hynixも、96層の3D NAND開発を発表した。
高層化の切り札となっているのは、メモリセルスタックを複数のモジュール(「ティアー」と呼ぶ)に分割して積み重ねる技術である。
96層の3D NANDフラッシュは、48層のティアーを2つ重ねた「2ティアー」技術によって実現されている。「2ティアー」技術は64層の3D NANDフラッシュから導入された。そして96層を超えるワード線層数は、2個以上のティアーを重ねることで開発する。
たとえば128層の3D NANDフラッシュは、64層のティアー2個、あるいは48層のティアー3個(この場合は144層となる)によって開発するとみられる。
QLC技術を軸に、ワード線の積層数を限りなく増やすことで、3D NANDフラッシュは記憶密度を高めていく。言い換えると、記憶容量当たりの製造コストを下げていく。
TLC技術がQLC技術に変わることで、NANDフラッシュの性能は下がる。読み書きが遅くなる。書き換え回数が減る。それでも製造コストを下げたい。記憶密度の向上と記憶容量の拡大はどこで止まるのだろうか。まだ「行き止まり」の標識は見えていない。