100TBの超大容量SSDを狙う4bit/セルの3D NANDフラッシュ

　NANDフラッシュメモリとSSD(Solid State Drive)は、100TBの超大容量でストレージの覇者を目指す。8月9日(米国太平洋時間)に米国カリフォルニア州サンタクララで始まった、フラッシュメモリに関する世界最大のイベント(講演会兼展示会)「Flash Memory Summit(FMS)」は、初日から大きな花火を打ち上げて聴衆を大いに興奮させた。

　「100TBのSSD」に言及したのは、SNS大手のFacebookと、NANDフラッシュメモリ大手の東芝である。両社ともキーノート講演で、100TBの超大容量SSDとその実現技術を明らかにした。

100TBの超大容量と150回の超少数書き換え

　SSDの簡単な仕様と位置付けを示したのはFacebookである。記憶容量は既に示した通りで100TBと極めて大きい。逆に書き換え可能回数は極めて少なく、150回前後しかない。Facebookはこの特殊なSSDを「WORM(ワーム)」と呼ぶ。

「WORM(ワーム)」の概要。Facebookのキーノート講演スライドから

　「WORM(ワーム)」はストレージ階層の中では最も底に近い、光ディスク装置を置き換える。言い換えると記憶容量当たりのコストは極めて低い。そしてデータを書き込むと、データの読み出しはあるものの、データの書き換えはほとんど起こらない、アーカイブ用途の固体記憶装置となる。

Facebookのシステムにおけるストレージ階層。同社のキーノート講演スライドから

　100TBを実現する役目を負うのは、1個のメモリセルに4bitを書き込むNANDフラッシュメモリである。4bit/セル技術、呼び換えると「QLC(Quad Level Cell)技術」を駆使する。NANDフラッシュが採用してきた多値メモリ技術では、過去最高のビット数となる。

　QLC技術を実用化しようとする背景には、3D NANDフラッシュ技術の登場がある。3D NANDフラッシュでQLC技術を導入する可能性に初めて言及したのは東芝で、昨年(2015年)8月のFMS(キーノート講演)で指摘した。

　3D NANDフラッシュではメモリセルの蓄積電荷量は、2D NAND(プレーナNAND)フラッシュに比べてはるかに多い。例えばTLC(3bit/セル)方式で言えば、15nm技術のプレーナNANDフラッシュメモリセルに比べて、6倍の電荷を蓄積できる。QLC(4bit/セル)方式の3D NANDフラッシュでも、蓄積電荷量はプレーナの15nm TLC方式セルに比べて3倍を確保できる。

2D(プレーナ)NANDフラッシュのメモリセル(左)、3D NANDフラッシュのメモリセル(右)における蓄積電荷量の違い ※昨年(2015年)のFMSにおける東芝のキーノート講演スライドから

4bit/セルの3D NAND開発着手を東芝とMicronが公表

　昨年のFMSで上記の事実を指摘した東芝は、今年のFMSで、100TBの超大容量SSDをQLC方式の3D NANDフラッシュメモリで開発するとブチ上げた。100TBのSSDで、ニアラインの8TB HDDを置き換える。HDDだと12台が必要なところ、SSDだと1台で済む。HDDでは待機時消費電力が96Wにも達するのに対し、SSDではわずか0.1Wに激減するという。なおフラッシュメモリ大手のMicron Technologyもキーノート講演で、QLC方式の3D NANDフラッシュを開発中であると述べていた。

ワード線の積層数が64層の3D NANDフラッシュメモリにおける、しきい電圧のばらつき。左がTLC方式(7値)、右がQLC方式(15値)。東芝のキーノート講演スライドから

8TBのニアラインHDDで96TBのストレージを構成した場合(上)と、100TBのSSDでストレージを構成した場合(下)の待機時消費電力、東芝のキーノート講演スライドから

50Tbitの超大容量フラッシュメモリが必要に

　100TBもの超大容量SSDを実現するには、3D NANDフラッシュはどのような姿になるのか、あるいは、ならなければいけないのだろうか。100TBというと800Tbitである。SSDのフォームファクタは2.5インチとしよう。1台のSSDに搭載可能なNANDフラッシュメモリを16個(パッケージの個数)とすると、1個当たりで50Tbitの記憶容量になる。つまり、見かけは50Tbitのフラッシュメモリが必要となる。

　すると考えるべきは、1個のパッケージに何枚のシリコンダイを収容できるのか、シリコンダイ当たりの記憶容量はどのくらいになるのか、である。東芝は、パッケージに収容可能なシリコンダイの枚数を増やす技術、具体的にはシリコン貫通ビア(TSV)技術をNANDフラッシュ向けに開発してきた。昨年のFMSでは積層可能な枚数を16枚としていたが、今年はTSV技術を改良して積層可能な枚数を32枚に増やしてきた。

　仮に1個のパッケージに32枚のシリコンダイをTSV技術によって積層するとしよう。単純計算では、シリコンダイ当たりの記憶容量は1.56Tbitとなる。積層枚数を16枚に半減させると、シリコンダイ当たりの記憶容量は3.12Tbitに増える。

　現在の3D NANDフラッシュ技術は、48層のTLC方式メモリセルでシリコンダイ当たりの記憶容量が256Gbitという地点が製品レベルにある。このシリコンダイをそのままQLC方式に変更すると、記憶容量は原理的には341Gbitになる。ここからワード線の積層数を2倍の96層に増やすと、記憶容量は682Gbitに増える。先ほどの1.56Tbitには、まだ2.3倍ほどの開きがある。

　2.3倍の差分は、QLC方式以外の技術開発によって埋めなければならない。仮に、ワード線の積層数をさらに2倍、すなわち192層にすると、記憶容量は1,364Gbit(1.33Tbit)となり、もうあと一息という水準になる。しかし192層は層数としては多すぎて、技術的な見通しはまだ立っていないと言える。

　描く夢は壮大なのだが、現実は甘くない。技術的な課題を乗り越えるには、とてつもない努力と忍耐とリソースを覚悟しなければならないだろう。