AtomプロセッサをCPUコアとするSoC(System on a Chip)がついに登場した。Intelの開発者向けイベント「Intel Developer Forum(IDF)」の最終日に、同社のシニアバイスプレジデント兼デジタルホームグループゼネラルマネジャーを務めるエリック・キム氏がキーノート講演でコンシューマエレクトロニクス機器向けのSoC「CE4100」(開発コード名は「Sodaville:ソーダヴィル」)の概略を公表したのだ。また同日の午後には報道関係者向けに「CE4100」とその応用に関する説明会が開催された。

　設計ルール45nmのプロセス技術で製造される「CE4100」は、AtomプロセッサをCPUコアとする。内蔵する周辺回路は2チャンネルのDDR2/DDR3メモリコントローラ、グラフィックスプロセッサ、ディスプレイプロセッサ、マルチフォーマットのビデオデコーダ、ビデオディスプレイコントローラ、セキュリティプロセッサなどである。

「CE4100」のチップ写真。Atomプロセッサがそっくりそのまま内蔵されているようにみえる	Atomプロセッサ(開発コード名：Silverthorne)のチップ写真	「CE4100」の内部ブロック図

　Intelが開発したコンシューマエレクトロニクス機器向けのSoCとして、「CE4100」は2代目に相当する。2008年8月のIDFで、初代SoC「CE3100」を発表済みだ。ただしCE3100はCPUコアがPentium Mプロセッサ(最大動作周波数1GHz)、設計ルールが90nmといずれも最新のものとは言い難く、設計ルール45nmでAtomプロセッサをCPUコア(最大動作周波数1.2GHz)にした、新しい技術によるSoCの登場が待たれていた。

　初代「CE3100」と2代「CE4100」の違いにはこのほか、2次キャッシュ容量を256KBから512KBへ2倍に増やす、メモリコントローラをDDR2対応からDDR2/DDR3対応に拡張、グラフィックスプロセッサの動作周波数を200MHzから400MHz(オプション扱い)と2倍にしたこと、NORフラッシュメモリインタフェースをNOR/NAND両方のフラッシュメモリインタフェースに拡張、などがある。なお消費電力は7W～9W、パッケージは951端子のFCBGA。

新開発のSoC「CE4100」と既存のSoC「CE3100」の違い	コンシューマエレクトロニクス機器向けのSoCの開発ロードマップ

　Intelは今後、Atom系列のCPUプロセスを開発した後、1年後にSoCプロセスの開発を完了させていく。このことは22日のキーノート講演でボブ・ベイカー氏が述べていた。45nmプロセスの開発ではAtom向けを2007年に開発し、SoC向けを2008年に開発した。

　このときはSoC向けプロセスはCPU向けプロセスを調整しただけにとどまっていた。このためプロセスのナンバリングがAtom向けが「P1266」、SoC向けが「P1266.8」と小数点の違いになっている。これが32nmプロセスからは、SoC向けプロセスはCPU向けプロセスとはかなり違ったものになる。CPU向けプロセスのナンバーは「P1268」で、2009年(今年)中に完成する。SoC向けプロセスのナンバーは「P1269」で、2010年に開発を完了させる予定である。

CPUプロセスとSoCプロセスの開発ロードマップ

　32nm世代におけるCPUプロセスとSoCプロセスの違いは、23日のテクニカルセッションで説明があった(講演番号SPCS009)。32nm世代のSoCプロセス「P1269」は、高性能版、標準版、低消費電力版の3種類に分かれる。45nm世代のSoCプロセスに比べると、高性能版では動作周波数が22%向上し、待機時のリーク電流は同じ程度にとどまる。一方で低消費電力版は待機時のリーク電流が10分の1に減少し、動作周波数は45nm世代と同じ程度を維持する。

　32nm世代のSoCプロセス「P1269」を詳しく見ていくと、CMOSロジックだけで高速、標準、低消費電力の3種類のプロセスを有する。入出力(I/O)回路は1.2Vと1.8V、3.3Vに対応する。多層配線は9層の高性能バージョンと、7層～11層の高密度バージョンがある。アナログ回路用には高精度抵抗器と高精度キャパシタ、高Q値インダクタ、埋め込みメモリ回路用には高密度SRAMと低電圧SRAM、高速SRAMのプロセスを備える。ミクスドシグナル混載回路やメモリ混載回路にも対応できる、本格的なSoCプロセスとなることが分かる。

32nm世代のSoCプロセス技術の一覧	32nm世代のSoCプロセス技術のバージョン。高性能版と標準版、低消費電力版がある	入出力(I/O)回路用トランジスタ。3.3V用はゲート絶縁膜が厚い(右側のトランジスタ)

多層配線の断面構造。左がCPUプロセス、右がSoCプロセス	SoCプロセス用に用意した受動素子群。抵抗器、キャパシタ、インダクタのほか、雑音分離用プロセスも開発した

　半導体業界でSoCと言えば、カスタム(顧客の特注)で作る大規模な半導体集積回路(LSI)を意味することが多い。IntelがSoCと呼ぶLSIは、カスタム品ではなく、半導体ベンダー(Intel)が仕様を決めて開発する。半導体業界では「特定用途向け標準品(ASSP(エーエスエスピー))」と呼ぶカテゴリに属する。IntelはPCベンダーやサーバーベンダーを除くと、顧客(セットメーカー)にASSPを販売した経験がほとんどない。

　「CE3100」と「CE4100」はともにコンシューマエレクトロニクス向けだが、Intelはテレビ受像機のベンダーやセットトップボックスのベンダーにマイクロプロセッサ以外のASSPを販売した経験がないとみられることから、SoCの販売は簡単ではないだろう。

　それにもかかわらず、Intelはコンシューマエレクトロニクスだけでなく、ハンドヘルドデバイスや組み込み機器などに向けてSoC(実態はASSPだが)を開発していく計画を表明している。ASSPのビジネスではまずチップの仕様決めが非常に大切であり、マーケティングが試されるところだ。そしてセットメーカーへの販売促進やサポートなどの営業活動が欠かせない。もちろんIntelのことだから、そんなことは十分に承知の上でSoCを手掛け始めたとは考えられる。

　ただASSPビジネスでは、開発者向けにはIDFとは違ったタイプの活動が求められる。製品分野別に開発者(潜在ユーザー層)を集め、製品情報や開発情報などを適切に伝える必要があるのだ。この辺りのところがどうなっていくのか。しばらくはIntelの活動を見守っていきたい。