半導体デバイスの信頼性技術に関する世界最大の国際会議「国際信頼性物理シンポジウム(IRPS：International Reliability Physics Symposium)」が、4月28日にカナダのケベック州モントリオール市で始まった。技術講演会に先立ち、28日のオープニングでは2009 IRPSの開催概要を実行委員会が紹介した。

　今年のIRPSでの発表を狙って投稿された論文の数は272件(レギュラーペーパー262件、レイトペーパー10件)で、世界的な景気後退にも関わらず、前年を上回った。発表が許された論文(採択論文)の数は174件。採択論文の内訳は、口頭発表が96件、ポスター発表が78件だ。

　投稿論文に対する採択論文の比率(採択率)は64%で、半導体分野の国際会議としては高めである。これはもともと、信頼性技術の研究に携わる技術者がそれほど多くないことによる。投稿される論文自体が300件未満とあまり多くない。例えば半導体製造技術に関する国際会議「IEDM」の投稿論文数は600～700件で、IRPSの2倍を超える。

　投稿論文を地域別にみると、アジア太平洋地域が39%で最も多く、北米地域が32%、欧州中近東地域が29%となる。また組織別にみると企業の投稿が51%と半分強を占める。企業の現場から発信された論文が少なくない。残りは大学の投稿が39%、官公庁および国立研究機関の投稿が10%である。

　28日午後の一般講演では、次世代不揮発性メモリの候補に関する講演が興味深かった。1件は抵抗変化型メモリ(ReRAM:Resistive RAM)に関する発表、もう1件はMRAM(Magnetic RAM)に関する発表である。最初に抵抗変化型メモリ(ReRAM)に関する講演の概要を紹介しよう。

　ReRAMは1個のメモリセル選択トランジスタと、1個の記憶用可変抵抗素子でメモリセルを構成する。抵抗素子の抵抗値を大きく変えることで論理値(高または低)を記憶する仕組みだ。メモリセルの基本的な構造は、DRAMと同じである。DRAMは1個のメモリセル選択トランジスタと、1個の記憶用キャパシタでメモリセルを構成している。DRAMと違うのは、電源を切っても抵抗素子の論理値が保存されること。すなわちDRAMなみの記憶容量を有する高密度な不揮発性メモリを、ReRAMは原理的には実現できることになる。

　ReRAMの可変抵抗素子は、金属/絶縁膜/金属の3層構造を採ることが多い。可変抵抗素子を作成した段階では、抵抗値は非常に高い。そこでまずフォーミングと呼ぶ処理によって、低抵抗状態に変える。高電圧を印加することで絶縁膜内に導体の経路を作成し、電気が流れるようにする。この状態をセット状態と呼ぶ。

ReRAM用記憶素子(可変抵抗素子)の構造と動作原理

　セット状態の可変抵抗素子にある程度の電圧を印加すると、絶縁膜内の導体が酸化されて絶縁体に変化する。この結果、抵抗値が上昇する。この状態をリセット状態と呼ぶ。リセット状態の抵抗素子に高電圧を印加すると、再びセット状態に戻る。リセット状態とセット状態を、論理値(高レベルあるいは低レベル)に当てはめる。

　ReRAMのチップが商品化された例はまだない。それどころか、大容量メモリのチップすら試作されていない。研究開発としては初期の段階にあるといって良いだろう。このような状況のなかで、信頼性まで踏み込んだ研究成果を発表したのがNECである(M.Teraiほか、講演番号2E.3)。

　NECは可変抵抗素子の絶縁膜を、五酸化タンタル(Ta2O5)と二酸化チタン(TiO2)の2層構造とした。いずれも酸化物の絶縁体である。五酸化タンタル(Ta2O5)の厚みは10nm、二酸化チタン(TiO2)の厚みは3nmである。

　二酸化チタン(TiO2)層が存在するのは、リセット状態を実現するためだ。電気伝導経路が形成された五酸化タンタル(Ta2O5)は、リセット用電圧を印加しても電気伝導経路が酸化されず、高抵抗状態を作り出せない。これに対して二酸化チタン(TiO2)層は電気伝導経路が酸化され、絶縁状態となる。これでリセット状態を安定して作り出せる。

　この構造の抵抗素子に85℃の高温ストレスを与え、セット状態およびリセット状態での抵抗変化を測定した。いずれの状態でも、抵抗値は安定だった。試験時間は10の7乗秒である。なおフォーミングの印加電圧は5V～6V、セット電圧は2.5V～2.0V、リセット電圧はマイナス1V前後、読み出し電圧は0.06Vである。いずれもトップ電極(五酸化タンタル側の電極)への印加電圧だ。

　次世代不揮発性メモリの開発で先行しているのは、MRAM(Magnetic RAM)である。2006年7月にFreescale Semiconductorが4Mbit品を商品化し、量産を始めた。その後はFreescaleのスピンアウトであるEverspin Technologiesが、FreescaleのMRAM事業を2008年6月に承継している。

　MRAMもDRAMやReRAMなどと同様に、1個のセル選択トランジスタと1個の記憶素子でメモリセルを構成する。MRAMと称するのは、磁気記憶を記憶素子に利用するからだ。

　磁気を帯びた物体には必ず、磁化の方向がある。この方向の違いを利用してデータを記憶するのである。 MRAMの基本となる記憶素子は3つの薄い層を重ねた構造であり、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)と呼ばれている。

　MTJは磁性層(固定層)、絶縁層(トンネル絶縁層)、磁性層(自由層)の3層構造となっており、磁性層が2つある。その中で固定層は磁化の方向が固定されており、自由層は磁化の方向を電気的に変えられる。2つの磁性層における磁化の向きがそろっているとMTJを貫通する電流が流れやすくなり、磁化の向きが逆方向だと電流が流れにくくなる。この違いを論理値の違いに利用する。電源を切っても磁化の向きは変わらないので、不揮発性メモリとなる。

磁気トンネル接合(MTJ:Magnetic Tunnel Junction)の構造とメモリとしての動作原理

　ここで問題となるのが、絶縁層(トンネル障壁層)の信頼性である。例えば読み書きを繰り返すことで、絶縁破壊を起こすのではないか。そこで富士通研究所は、MTJのTDDB(Time Dependent Dielectric Breakdown)特性を調べた結果を発表した(C.Yoshidaほか、講演番号2E.4)。

　TDDB特性とは絶縁膜の劣化モードの1つで、電気的なストレスに長時間さらされることで絶縁破壊を起こす不良モードを指す。絶縁膜が劣化することで破壊されるので、破壊に至るまでの期間を長く確保することが課題となる。半導体チップでは、10年間のTDDB寿命を保証することが目安だ。

　富士通研究所は、磁性層をコバルト鉄ボロン(CoFeB)合金、絶縁層を酸化マグネシウム(MgO)とするMTJを作製し、TDDB特性を調べた。電気的なストレスとしては一定電圧のストレスと、一定電流のストレスの両方を与えた。その結果、10年以上の動作寿命を確保するには、動作電圧を0.7～0.8V以下、スイッチング電流の密度を7×10の6乗A/(平方cm)以下にすべきだと分かった。