福田昭のセミコン業界最前線
ReRAMとMRAMがクロスポイント積層で100Gbit超えの大容量化へ
2018年5月24日 06:00
不揮発性(電源を切っても記憶したデータが消えない性質)を備えながら、DRAMよりも記憶容量が大きく、NANDフラッシュよりも書き換えが速いメモリ。「次世代大容量不揮発性メモリ」とは、このようなメモリだ。
実現技術として有力視されてきたのは3種類の技術。相変化メモリ(PCM)と抵抗変化メモリ(ReRAM)、磁気抵抗メモリ(MRAM)である。
これら3種類の技術の中で、最も早く「次世代」を削除した、すなわち、商業生産を始めたのは相変化メモリ(PCM)だろう。IntelとMicron Technologyが2015年7月28日に共同で開発を発表した大容量の不揮発性メモリ技術「3D XPoint(スリーディークロスポイント)」がそれだ。
シリコンダイ当たりの記憶容量は128Gbitと、それまで国際学会やイベントなどで発表されてきた、研究レベルの次世代不揮発性メモリよりも、はるかに大きかった。シリコンダイ当たりの記憶容量としては、当時のDRAMの16倍に達しており、NANDフラッシュメモリ製品の最大容量に匹敵した。
IntelとMicronの両社は、3D XPointメモリの技術的な詳細を、未だに公式には明らかにしていない。また単体メモリとしては販売していない。
ただし、3D XPointメモリを搭載したストレージ製品がすでに量産されており、外部企業がこのストレージから3D XPointメモリを取り出して、シリコンダイを解析した結果、記憶素子を相変化メモリ(PCM)、セル選択素子をカルコゲナイド合金のセレクタ(2端子の非線形スイッチ)とするメモリであることが分かっている(ついに明らかになった3D XPointメモリの正体。外部企業がダイ内部を原子レベルで解析)。
一方で両社は、3D XPointメモリのメモリセルアレイが「クロスポイント」と呼ぶ構造をしていることは、2015年7月の時点で公式に発表済みだ。「クロスポイント」とは、平行直線状のワード線群と平行直線状のビット線群を直交する(直角に交わる)ようにレイアウトし、そのワード線とビット線の交差点(クロスポイント)に記憶素子とセル選択素子を配置した構造を指す。
クロスポイント構造は、平面状のメモリセルアレイとしては、最も高い記憶密度を実現可能なアーキテクチャである。設計ルールを「F」(フィーチャーサイズの略称)とすると、半導体メモリセルの設計では、セル面積が設計ルール「F」の2乗の「何倍」になるかで、大きさを比較する。たとえば8倍となるときは、「8F2」と表記する。
DRAMのメモリセルは、1個のセル選択トランジスタと1個のセルキャパシタ(記憶素子)で構成される。このとき、セル面積は最小で「6F2」(Fの2乗の6倍)となる。
記憶素子であるセルキャパシタが、相変化メモリの記憶素子や抵抗変化メモリの記憶素子などに置き換わったとしても、このセル面積に関する原則は変わらない。1個のセル選択トランジスタ(MOS FET)と1個の記憶素子でメモリセルを構成するアーキテクチャを採用する限り、セル面積の最小値は「6F2」となる。
これに対して、クロスポイント構造のメモリセルでは、原理的にはセル面積が「4F2」となる。つまり、セル面積はDRAMセルの「3分の2」の面積で済む。言い換えると、「2分の3」(1.5)倍の高い記憶密度を得られる。
さらにクロスポイント構造には、複数のメモリセルアレイを積層する、3次元積層技術(3D積層技術)を比較的容易に導入できるというメリットがある。
たとえば、このような立体構造を考える。最下層はワード線の平行直線群、中間層はワード線と直交するようにビット線の平行直線群を配置し、さらに最上層に最下層と同様にワード線の平行直線群を配置する。こうすると、シリコンダイ表面の1点に2つの交差点(クロスポイント)が発生する。
2つの交差点に、記憶素子とセル選択素子のペアをシリコン表面と垂直にはめ込むことで、2個のメモリセルを1点にレイアウト可能になる。つまり、メモリセルアレイの記憶密度が2倍になる。IntelとMicronが共同開発した3D XPointメモリでは、まさにこのようにして、64Gbitのメモリセルアレイを2つ重ねていた。
同じメモリセル構造では、DRAMには永遠に勝てない
3D XPointメモリの登場は、次世代不揮発性メモリの研究開発コミュニティに、一定の衝撃を与えた。
DRAMのメモリセルと同じ構造のセル(1個のセル選択トランジスタと1個の記憶素子で構成するセル)では、「記憶容量ではDRAMを超えられない」という事実を改めて突きつけられたのだ。
かろうじてDRAMと同じくらいの記憶容量を達成したとしても、製造コストではDRAMに太刀打ちできない。DRAMよりもはるかに高い価格となり、その結果、ニッチ市場にとどまってしまう。
3次元積層のクロスポイント構造を採用したメモリは、DRAMよりもはるかに大きな記憶容量を、リーズナブルなシリコンダイ面積で実現できる。3D XPointメモリはそのことを実際に示した。
このため、相変化メモリ(PCM)以外の次世代不揮発性メモリ技術、すなわち抵抗変化メモリ(ReRAM)と、磁気抵抗メモリ(MRAM)の大容量化に向けた研究開発は、クロスポイント構造へと急速に方向転換しつつある。
2018年5月14日～16日に京都府京都市で開催された、半導体メモリ技術の研究開発に関する国際学会「国際メモリワークショップ(2018 IEEE 10th International Memory Workshop (IMW 2018))」では、その一端が明らかとなった。
ソニーは2層のクロスポイントReRAMで、大容量化の可能性を検討
抵抗変化メモリ(ReRAM)のクロスポイント化に関する研究成果を発表したのはソニー、磁気抵抗メモリ(MRAM)のクロスポイント化に関する研究成果を発表したのは米国のMRAMベンチャーAvalanche Technologyである。以下、両社の発表概要をご紹介しよう。
ソニーは、不揮発性メモリの研究開発コミュニティでは、抵抗変化メモリ(ReRAM)の大容量化を牽引してきた存在として知られている。
3年半ほど前の2014年12月には、Micronと共同で、当時としてはDRAMを超える16Gbitと大きな記憶容量のReRAMシリコンダイを開発し、国際学会のIEDMで発表した(ソニーとMicronが16Gbitの大容量抵抗変化メモリを共同開発)。
この16GbitのReRAMシリコンダイは非常に力の入ったチップで、ソニーの研究開発チームは一時、製品化を真剣に考えていた節がある。
しかし、共同開発パートナーであるMicronが、3D XPointメモリの共同開発でIntelへと走ってしまったため、ソニーとMicronのReRAM共同開発プロジェクトは、事実上ストップしてしまった。ソニーは孤軍奮闘せざるを得ない状況に追い込まれた。
この頃までソニーが開発していたReRAMのメモリセルは、DRAMと類似のセル(1個のセル選択トランジスタと1個の記憶素子で構成するセル)であり、原理的にDRAMを超える記憶密度を実現することは不可能だった。
そこでソニーは、クロスポイント構造の導入によってReRAMを飛躍的に高密度化・大容量化する方向へと転換した。その研究開発の一部を、IMW 2018で公表した。
ソニーが想定しているクロスポイント構造の大容量ReRAMは、メモリセルアレイを2層に積層した3次元構造と、20nm相当のCMOS技術により、100Gbitを超える記憶容量をシングルダイで実現する。この目標は、2層構造で128Gbitの記憶容量を実現している3D XPointメモリとほぼ等しい。
見方を変えると、このくらいの記憶容量を実用的なシリコン面積で実現できない限り、製品化しても半導体メモリ市場に与えるインパクトは小さいということになる。
クロスポイント構造のメモリセルでは、記憶素子とセル選択素子(セレクタ)を縦に積層する。セレクタは2端子のスイッチである。スイッチなのでオン状態(電流が流れやすい状態、低抵抗状態)とオフ状態(電流が流れにくい状態、高抵抗状態)があり、電圧の印加条件によってオン状態とオフ状態を切り換える。このセレクタの開発が、クロスポイント構造のメモリ開発では極めて重要な位置を占める。
セレクタは単純なスイッチではない。記憶素子(不揮発性の抵抗変化素子)と組み合わせることで、データの書き込みと読み出しの両方を、適切なマージンで制御可能にする必要がある。言い換えると、記憶素子の電流電圧特性と、セレクタの電流電圧特性の両方の組み合わせを考慮しなければならない。
セレクタに対する最も単純な要求は、低い電圧を印加したときにはオフ状態であり、高い電圧を印加したときにはオン状態であることだ。
ただし、セレクタがオン状態となる電圧(しきい電圧)は必ず、記憶素子の状態が変化する電圧よりも低くなければならない。そして、セレクタのしきい電圧における電流の立ち上がりは、急峻であることが望ましい。
ソニーは、ReRAMの記憶素子(抵抗記憶素子)と組み合わせるセレクタに、カルコゲナイド合金のオボニックスイッチ(OTS: Ovonic Threshold Switch)を採用した。
OTSは、電圧を印加しない状態では、高抵抗状態(オフ状態、かつアモルファス状態)にある。印加する電圧を少しずつ上げていくと、ある電圧(しきい電圧)で突然、低抵抗状態(オン状態、かつ合金状態)に移行し、電流が一気に流れ出す。印加電圧をゼロにすると、OTSは再び高抵抗状態(オフ状態)に戻る。
OTSに使ったカルコゲナイド合金の詳しい組成は明らかにしていない。講演では、ホウ素(B)と炭素(C)をOTSに添加することで、電圧印加の継続によるドリフト(しきい電圧の変動)を抑制するとともに、熱安定性(金属配線プロセスの高温処理によって特性が変化しない性質)を高められることを報告していた。
クロスポイントメモリの抵抗記憶素子には、従来と同様、銅イオンが絶縁膜内でフィラメントを形成することで低抵抗状態を作り出すタイプの記憶素子(ソニーは「Cu-ReRAM」と呼称)を採用している。
Cu-ReRAM素子とBCドープOTS素子を組み合わせたメモリセルで、低いリーク電流と安定なスイッチング特性、高い熱安定性を達成できるとした。書き換えサイクル寿命は100万回、書き換え時間は約10nsと、まずまずの数値を得ている。
そしてメモリセル試作の実験結果から、256✕256セルのアレイと、2K✕2Kセルのアレイについて回路(Spice)シミュレーションを実施し、20nm技術で100Gbit級のメモリを実現可能な見通しを得たという。
MRAMのベンチャーがクロスポイント構造のメモリセルを試作
つづいて、Avalanche Technologyが講演で公表した内容の紹介に入る。不揮発性メモリの研究開発コミュニティでは、同社はMRAMを世界で2番目に製品化したベンチャー企業として知られている。ちなみに、最初に製品化した企業は同じくMRAMベンチャーのEverspin Technologiesだ。
Avalanche Technologyが製品化しているのは、垂直磁気記録方式の磁気トンネル接合(pMTJ)とスピン注入を組み合わせた「pSTT-MRAM」である。同社のホームページによると、製品の記憶容量は4Mbit/8Mbitとそれほど大きくはない。また64Mbitの大容量品をサンプル出荷中だとする。
講演では、55nm/40nm技術によるpSTT-MRAM製品を量産中だと述べていた。興味深いのは、シリコンファウンダリ(製造の委託先)がソニーであることだ。また、現在は2Xnm技術による256MbitのpSTT-MRAMを開発中であり、2019年に製品化する計画であると説明していた。
上記のMRAMはいずれも、クロスポイント構造ではない。従来方式、すなわち1個のMOS FETをセル選択トランジスタ、1個の磁気トンネル接合(pMTJ)を記憶素子とするメモリセルのMRAMである。
ここからは講演のテーマである、クロスポイント構造のメモリセルに話題を移そう。
Avalancheの研究しているメモリセルも、ソニーと同様、セレクタと記憶素子(pSTT-MRAM素子)の積層構造を採用する。繰り返しになるが、セレクタの特性と記憶素子の特性を整合させることが、非常に重要だ。
AvalancheがSTT-MRAMのクロスポイント化でセレクタに採用した材料は、ハフニウム酸化物(HfOx)である。ハフニウム酸化物に特定の元素を添加することで、セレクタ用スイッチ素子としての特性を得ている。添加した元素が何であるのかは、明らかにしていない。
セレクタのスイッチング特性には、大きなヒステリシスがある。印加電圧をゼロから少しずつ上げていくと、最初は電流がほとんどゼロ(オフ状態)であったのが、特定の電圧(しきい電圧、約0.3V)で急激に上昇する。そして一定の電流値で飽和する(オン状態)。オフ状態とオン状態の電流比は極めて大きく、10の7乗に達する。
飽和電流の状態(オン状態)から電圧を少しずつ下げていくと、印加電圧がしきい電圧(0.3V)より低くなっても、電流はそのままで下がらない。印加電圧が0.1Vくらいに下がると、電流が急激に下がりだす。そして0.02V(ホールド電圧)まで下がると、電流がほとんど流れなくなる。
このセレクタと磁気トンネル接合(pMTJ)を積層したメモリセル(1S1R)を試作し、双方向の磁化反転が起きることを確かめた。このような構造のMRAMセルで双方向の磁化反転を確認したのは、おそらくAvalancheがはじめてだ。
クロスポイント構造を3次元積層する大容量化技術は、原理的には分かりやすい。
しかし、従来技術であるセル選択トランジスタではなく、新しい技術であるセレクタを使うことで、これまでになかった困難さが生じる。セレクタと記憶素子の両方が非線形素子であり、両者を直列接続しているため、電圧電流特性の制御は従来に比べてはるかに複雑になる。
製品化で、はるか先を突っ走っているように見える3D XPointメモリ(PCM)ですら、製造歩留まりの向上には相当に苦労しているとの噂が絶えない。ReRAMとMRAMのクロスポイント化も、3D XPointメモリ(PCM)の開発と同様に茨の道であることは明らかだ。
時間はかかるだろうが、なんとか上手くいくことを期待したい。