福田昭のセミコン業界最前線

「誰でもサイバーテロ」時代の半導体信頼性技術

~「電子機器・集積回路の信頼性に関する国際シンポジウム」から

京都工芸繊維大学の正門。2018年3月に筆者が撮影

半導体の信頼性に関する国際イベントが日本で初めて開催

 半導体の信頼性技術に関する国際的なイベントが、日本にはほとんど存在しない。筆者が経験したり調べたりした範囲では、国内のイベント(学会の大会や研究会、それから民間企業イベント)はあったものの、海外の研究者による成果を聴講できる国際的なイベントは、皆無だった。

 そのようななかで、この3月に半導体の信頼性に関する国際イベント「電子機器・集積回路の信頼性に関する国際シンポジウム(International Symposium on Reliability)」がはじめて開催された。主催したのは京都工芸繊維大学(京都府京都市左京区)のグリーンイノベーションセンター。会場は同大学のキャンパス内にある、京都工芸繊維大学60周年記念館である。

会場となった、京都工芸繊維大学60周年記念館の講堂。2018年3月に筆者が撮影

 参加費は無料(夕方の懇親会は有料)。イベントの開催告知はおもに、信頼性技術に関する研究開発コミュニティに対してなされた。総合議長(ゼネラルチェア)兼プログラム議長(プログラムチェア)をつとめた京都工芸繊維大学の小林和淑教授は、開会および閉会の挨拶で、参加者が53名であることと、19の企業と13の大学から参加があったことを述べた。

 なお筆者は信頼性技術の研究者ではないものの、信頼性技術を継続してカバーしている数少ない報道関係者として、主催者のご厚意によりイベント開催の案内を頂いた。

海外の研究者5名が最新の研究開発成果を講演

 プログラムは1件のキーノート講演(招待講演)と4件の招待講演で構成されていた。いずれも講演者は、海外の研究者である。講演者の所属は企業と大学の両方があり、地域は米国、ドイツ、フランス、中国と多岐に渡る。海外の研究者による講演を日本で直接に聴講できる機会は、半導体の信頼性技術に関するイベントでは、あまりないことだ。そこで本コラムでは、キーノート講演と、一部の招待講演の概要をご紹介する。

「電子機器・集積回路の信頼性に関する国際シンポジウム(International Symposium on Reliability)」の講演プログラム概要。公式サイトなどの情報をもとに筆者が作成

ソフトウェアがハードウェアのセキュリティを脅かす

 キーノート講演では、ネットワーク機器の大手メーカーであるCisco SystemsのCharles Slayman氏が、ハードウェアセキュリティの脅威に半導体デバイスの信頼性がどのように関連しているかを解説した。特に、ユーザーのアプリケーションソフトウェアがハードウェアのセキュリティを脅かすという最近の問題にふれていた。

 講演で取り上げた問題は、マイクロプロセッサのセキュリティに関する脅威「Meltdown(メルトダウン)」と「Spectre(スペクター)」、それからDRAMのセキュリティに関する脅威「Row Hammer(ロウハンマー)」である。「Meltdown」と「Spectre」については本誌ですでに参考記事(Google、CPUの投機実行機能に脆弱性発見。業界をあげて対策へ)などで取り上げており、読者の多くはご存知のことと思う。

 「Meltdown」の脆弱性を悪用すると、攻撃者がユーザーアプリケーション(悪意のあるプログラムを内蔵させたアプリケーション)により、本来は読めないはずのOS(カーネル)領域のメモリデータ(キャッシュ)を取り込むことが可能になる。「Spectre」の脆弱性を悪用すると、攻撃者が悪意のあるプログラムを正常なアプリケーションから読み込ませることにより、正常なアプリケーションが使う機密扱いのメモリデータやカーネル領域のメモリデータを取得することが可能になる。

 「Meltdown」と「Spectre」はいずれも、プロセッサの性能を向上させる手法である投機的実行技術の隙を突かれた脆弱性である。半導体デバイスの信頼性とは実は、あまり関係がない。これに対し、DRAMの「Row Hammer」は、DRAMの信頼性低下がセキュリティの脅威と密接に関連する。

DRAMの不良モードがセキュリティの脅威に直結

 「Row Hammer」の内容は、後藤弘茂氏が2014年12月にコラム(DRAMスケーリングの課題と打開策)で詳しく報じている。特定の行アドレス(Rowアドレス)だけを連続してアクセスすると、隣接する行アドレスのデータが電気的な干渉によって反転したり、読み出し不可能になったりする現象である(ここでアドレスとは物理アドレスを意味する)。微細化によって隣接するセルキャパシタの電気的な結合が大きくなった結果、不良として顕在化した。

「Row Hammer(ロウハンマー)」の概要。2015年10月に米国で開催されたメモリ技術に関するイベント「MemCon 2015」でFuturePlus Systemsが発表したスライドから

 これだけであれば、データ不良、すなわち信頼性だけの問題だったのだが、2015年3月9日にGoogleのProject Zeroが、「Row Hammer」を利用するとユーザーアプリケーションがセキュリティに脅威を与えられることを発表したことで、事情が違ってきた。

 攻撃者が「Row Hammer」を使って行アドレスのデータを変更すると、サンドボックスで禁止された命令が実行できるようになったり、実行モードをユーザーモードから特権モードに変更したりできるようになる。とくに、「Double Row Hammer(ダブルロウハンマー)」と呼ばれる、攻撃対象の行アドレス(nアドレス)の両隣りの行アドレス(n+1のアドレスとn-1のアドレス)に連続してアクセスする攻撃は効率が良く、脅威が大きいとされる。

「Double Row Hammer(ダブルロウハンマー)」の概要。2015年10月に米国で開催されたメモリ技術に関するイベント「MemCon 2015」でFuturePlus Systemsが発表したスライドから

 この結果、「Row Hammer」はセキュリティの脅威にもなった。これを受けてDDR4タイプのDRAMからは、「Row Hammer」と見なされるようなアクセスがあった場合はリフレッシュ(データの再書き込み)動作の間隔を短くして、不良の発生を抑える対策が採られるようになっている。

 一方でDDR3タイプ以前のDRAMで「Row Hammer」を悪用した攻撃を防ぐには、リフレッシュ動作の間隔を一律に短くする手法や、誤り訂正を強化する手法が必要となる。ただし、リフレッシュ動作の間隔を短くすると、待機時の消費電流が増大する。また誤り訂正を強化するとコストが増加するほか、アクセス時間が長くなってシステム性能が低下するという問題がある。

信頼性技術者とセキュリティ技術者の交流が必要

 「Meltdown」と「Spectre」、「Row Hammer」を悪用した攻撃に共通して言えることは、ハードウェアの深く詳細な知識ではなく、ハードウェアの内部動作に関するそれなりの知識があれば、悪意のあるプログラムによって遠隔地からネットワーク経由で、機密扱いの情報を攻撃者が盗み出せることだと、Slayman氏は指摘する。そして最も厄介なのは、「攻撃があったことをシステムが把握できない」ようなシステムになっている場合だとする。

脆弱性を利用した悪意ある攻撃が成功する手順。Slayman氏の講演スライドから筆者が作成

 たとえばDRAMのメモリデータにエラーが発生しても、エラーの検出回路がないメモリサブシステムでは、エラーの発生を検知できない。またプロセッサなどのロジック回路におけるエラーの発生は、検知することが極めて難しい。そしてエラーの発生はシステムレベルでは、無視されることがある。

 「Row Hammer」のような信頼性における脆弱性が、セキュリティの脆弱性に結びつくことは、半導体の信頼性コミュニティでは想像されていなかった。今後は、半導体信頼性技術者のコミュニティとシステムセキュリティ技術者のコミュニティが、なんらかのかたちで連携を図っていく必要があるとSlayman氏は述べた。

半導体デバイスの劣化を高い精度でリアルタイムに監視

 続いて招待講演の一部をご紹介したい。まず、半導体デバイスの性能劣化を高精度でモニターする回路の解説講演である。この回路は、半導体デバイスの劣化による性能の低下を高い分解能でリアルタイムに検知し、高い精度でデジタル出力するという特徴を持つ。講演したのは、この分野の研究をリードしてきた、University of Minnesotaの教授をつとめるChris H. Kim氏である。

 Kim教授を中心とする研究グループは、このモニター回路を「シリコンオドメーター(Slicon Odometer)」と呼称している。オドメーターとは、クルマやバイクなどの計器パネルでみかける「積算距離計」のことである。積算距離計がクルマやバイクなどの寿命を示す目安になるのと同様に、シリコンオドメーターは半導体デバイスの寿命を示す目安となる。

 シリコンオドメーターの基本原理は、電子回路の基本的な知識がある者にとっては非常に分かりやすい。2つのリング発振器を組み合わせて発振周波数のビート(両者の差分に相当する周波数の発振)信号を検出し、カウンタでデジタル表示する仕組みである。

 ここで、リング発振回路の1つには半導体デバイスの実動作条件と同じストレスを与えておき、もう1つにはわざとストレスを与えないような動作条件を設定しておく。

 こうすると、ストレスによってトランジスタの性能が低下したリング発振回路の動作周波数が時間の経過とともに低下する。つまり、2つのリング発振器の発振周波数の差分が増加する。差分の周波数をカウントすることで、性能低下(劣化)の度合いが分かる。

 ただしこれだけでは、非常に高い分解能を得ることは難しい。Kim教授らの考案したシリコンオドメーターでは、リング発振器をアレイ化するとともに、位相比較器と周波数カウンタを組み合わせることによって従来の50倍と高い周波数分解能を得ている。

リング発振器を利用して劣化をリアルタイムにモニターする仕組み。Chris H. Kim氏の講演スライドから

 講演では、シリコンオドメーターの基本原理を説明するとともに、改良版や派生版のオドメーターを紹介していた。シリコンオドメーターの基本回路は、MOSFETのしきい電圧の変化による性能の変化を検出する。言い換えると、ホットキャリア注入(HCI)、バイアス温度不安定性(BTI)、時間依存絶縁破壊(TDDB)といったMOSFETの長期信頼性を損なう不良モードの影響を監視する。

 これらのストレスは電源電圧が低下すると弱まる。従来はストレスを与えるリング発振器だけをアレイ化していた。ストレスを与えないリング発振器は3個程度と少なかった。電源電圧の低下に対応したオドメーターでは、ストレスを与えないリング発振器もアレイ化することで、発振周波数の変化に対するばらつきを平均化し、感度を高めている。

 さらにトランジスタだけでなく、配線の劣化、具体的には金属配線のエレクトロマイグレーションによる抵抗の変化を検出するシリコンオドメーターも開発した。

 Kim教授らの研究グループが開発したシリコンオドメーター技術はすでに、数多くの半導体メーカーや電子機器メーカーが採用しており、半導体シリコンダイに組み込んでいる。IBMやGLOBALFOUNDRIES、Intel、Texas Isntruments、Qualcomm、Cisco Systemsなどの企業名を講演では挙げていた。

Chris H. Kim教授を中心とする研究グループが開発してきた主なシリコンオドメーター。同教授の講演スライドから

長期信頼性に影響を与えず高速・低消費を実現するバイアス技術

 続いて、マイクロコントローラ(マイコン)大手のSTMicroelectronicsによる招待講演の概要をご紹介したい。講演者は同社のSouhir Mhira氏である。

 Mhira氏は、SoC(Sytem on a Chip)やマイクロコントローラ(マイコン)などで使われている2種類の高速化・低消費電力化技術を比較し、利害得失を解説した。2種類の技術とは、回路の電源電圧を最適に制御する技術(AVS:Adaptive Voltage Scaling)と、回路のボディに最適なバイアス電圧を与える技術(ABB:Adaptive Body Bias)である。

 良く知られているように、MOSFETの性能(電流駆動能力)は電源電圧としきい電圧の差分で決まる。差分が大きくなると、MOSFETの性能は向上する。すなわち、回路が高速になる。

 ただし、電源電圧の2乗に比例して動作時の消費電力が増加するという問題がある。また、性能を上げるためにしきい電圧を下げると、待機時の消費電力が増大するという問題も起こる。

 そこで最近のSoCや大規模マイコンなどでは、しきい電圧の異なるMOSFETをオプションとして用意し、回路の負荷に応じて最適なしきい電圧のトランジスタを選ぶことがごく普通になっている。たとえば、しきい電圧の高いトランジスタ(低速版(低消費電力版))、しきい電圧が中程度のトランジスタ(標準版)、しきい電圧の低いトランジスタ(高速版)を用意する。

 ここで電源電圧を一定、ボディへのバイアスなし、という条件で回路を動かすことを考える。すると当然ながら、無駄に消費される電力が生じる。回路の負荷は常に変動しているからだ。負荷が重い瞬間は高い電源電圧が望ましいものの、負荷が軽い瞬間は低い電源電圧が望ましい。

3種類のしきい電圧を設定したMOSFETの速度と消費電力の関係。SSは低速版(低消費電力版)、TTは標準版、FFは高速版のMOSFETを意味する。Souhir Mhira氏による講演スライドから

 そこで消費電力の無駄を低減しつつ、回路の性能を維持するような電源バイアスを工夫する。その1つがAVSであり、もう1つがABBである。

 AVSでは、電源電圧を下げることで無駄な電力消費を削減する。例えば高速版トランジスタ回路の消費電力が20%減少し、低速版トランジスタ回路の速度が10%向上すると講演でMhira氏は述べていた。

 ABBは、回路のボディにバイアス電圧を与えることで、中速版トランジスタ回路と低速版トランジスタ回路の速度を高める。具体的には速度が20%向上すると講演では述べていた。

適応型電圧制御(AVS:Adaptive Voltage Scaling)の原理と効果。Souhir Mhira氏による講演スライドから
適応型ボディバイアス(ABB:Adaptive Body Bias)の原理と効果。Souhir Mhira氏による講演スライドから

 AVSとABBには一長一短がある。AVSは消費電力の削減に寄与する。さらに、速度の向上にも寄与する。ただし、電圧レギュレータへのフィードバック回路が必要になる。電圧レギュレータ回路が外付けの場合、この負担はそれほど軽くない。

 このため、大規模な高性能プロセッサでは電圧レギュレータをプロセッサと同じパッケージあるいはシリコンダイに集積化する傾向にある。またトランジスタの寿命を決める要因の1つであるバイアス温度不安定性(BTI)が、電源電圧の値によって変化する。電圧が高いと劣化が早まる。

 ABBは、消費電力の削減よりは、高速化に寄与する。電圧レギュレータ回路へのフィードバックは必要ない。そしてBTI寿命はボディバイアス電圧の影響を受けない。ただし、ボディバイアス用の電圧レギュレータ回路を同じシリコンダイに作り込む必要がある。

 またボディと基板を電気的に分離しなければならない。バルクのCMOS回路よりも、FDSOIのCMOS回路に向いている、とも言える。FDSOIではボディと基板が元々、電気的に分離されているからだ。

AVSとABBの回路と利害得失。Souhir Mhira氏による講演スライドから

 各講演直後の質疑応答時間ではいずれも、国内の聴講者からいくつもの質問が講演者に飛んでいた。非常に活発な議論が展開されていた。こういった機会はとても有意義であることがうかがえた。残念ながら日本では、半導体の信頼性技術に関する国際学会が定期的に開かれることはない。それだけに今回のイベントは、貴重な機会を提供してくれたと言えよう。