福田昭のセミコン業界最前線

3D NAND技術と3Dクロスポイント技術、安いのはどちら?

「3D NAND技術」によるメモリセルアレイの構造例。「メモリスルーホール」と呼ぶ垂直な円筒構造により、数多くのメモリセルを一気に形成することを特徴とする 出典: Western Digitalが「Flash Memory Summit 2016」で発表したスライド

 フラッシュメモリや相変化メモリ(PCM)、抵抗変化メモリ(ReRAM)などの不揮発性メモリは、最近まで、加工寸法の微細化によってメモリセルを小さくし、膨大な数のメモリセル(メモリセルアレイ)をシリコン表面と平行な方向(横方向)に詰め込むことで、記憶密度と記憶容量を高めてきた。微細化が大容量化のおもな手段だった。

 しかし現在では、微細化による平面方向での高密度化に限界が見えはじめたことから、シリコン表面とは垂直な方向(縦方向)にもメモリセルを積層することで、製造コストを低く抑えながら、より高い密度を実現しようとする動きが活発になってきた。立体的にメモリを高密度化することから、3次元(3D)技術、3Dメモリ技術などと呼ばれる。そして従来のメモリ技術は平面方向にメモリセルを並べるので、2D(2次元)メモリ技術と呼んで区別するようになった。

3次元の高密度メモリを実現する2つの技術

 3Dメモリ技術には大きく分けると、2とおりの製造技術がある。

 1つはNANDフラッシュメモリが採用した製造技術で、垂直方向(縦方向)に数多くのメモリセルによる連なりを形成するものだ。「パンチアンドプラグ技術」、「メモリスルーホール技術」などと呼ばれることもある。NANDフラッシュメモリではとくに「3D NAND技術」と呼んで、2Dメモリ技術のNANDフラッシュメモリと区別することが多い。

「3D NAND技術」によるメモリセルアレイの製造手順。ワード線に相当するプレートと絶縁膜に相当するプレート状の薄膜を交互に積層し、積層した薄膜を垂直に貫通する孔を開ける(パンチ)。そして孔をシリコンや絶縁膜などで埋める(プラグ) 出典: 東芝が「IMW(国際メモリワークショップ) 2017」で発表したスライド

 もう1つは、「3Dクロスポイントメモリ」が採用した製造技術で、平面状のメモリセルアレイを1層ずつ、垂直方向(縦方向)に積み重ねていく。平面状のメモリセルアレイは、「クロスポイント構造」を採用しているのが特徴である。

 この構造では、ワード線の平行配線群とビット線の平行配線群が交差する点(クロスポイント)がメモリセルの大きさとなるので、平面状のメモリ技術(2Dメモリ技術)としてはもっとも高い密度が得られる。

 もっとも高密度なクロスポイント構造を採用し、さらに、その構造を縦に積み重ねることで、記憶密度をさらに高めることを狙ったのが3Dクロスポイントメモリである。

 なお「3D XPoint」の名称は、最初に製品化したIntelとMicron Technologyの共同開発グループが登録商標したために、両社が開発した3次元クロスポイント構造の不揮発性メモリを指すものになってしまった。しかもストレージといった応用製品には両社はそれぞれ、別の名称をブランド名としてビジネスを展開している。

 「3次元クロスポイント」は、一般的なメモリ技術に由来する名称であり、「3D XPoint」を登録商標にしたのはあまり行儀の良い行為ではないと、筆者は個人的に考えている。

「3Dクロスポイントメモリ」の構造(簡略図)。2階建ての例。青灰色の平行配線群がワード線(上下)とビット線(中央)。ワード線とビット線の交差点に位置する黄色の直方体がセル選択素子(セレクタ)、黄緑色の直方体が記憶素子(メモリ素子) 出典: IntelとMicron Technologyの公表資料

Micronが抵抗変化メモリで2種類の3Dメモリ技術を比較

 それでは、メモリスルーホール技術(3D NAND技術)と3Dクロスポイント技術では、どちらが安く製造できるのだろうか。あるいは、どちらが高密度になるのだろうか。

 これらの疑問に対する興味深い回答が、2017年12月3日に開催されたIEDMのショートコース(技術講座)でもたらされた。

 3D NANDフラッシュメモリと3Dクロスポイントメモリの両方の開発企業であるMicron Technologyが、3次元構造の抵抗変化メモリ(ReRAM)技術について講演したなかで、両者を比較したのだ。

 対象はReRAMなのだが、NANDフラッシュメモリや3Dクロスポイントメモリ(記憶素子は「相変化メモリ(PCM)」であることが明らかになっているものの、IntelとMicronは公式には認めていない)などにも、十分通じる内容である。

 Micronは講演で、3次元構造のReRAMメモリ技術(3D ReRAM技術)を2つに分けて論じた。1つはクロスポイント構造を積層したもので、「プレーナ(Planar) 3D ReRAM」と呼称した。もう1つはメモリスルーホール技術によってメモリセルを積層したもので、「バーチカル(Vertical) 3D ReRAM」と呼称した。

3D ReRAM技術の構造。左がプレーナタイプ。右がバーチカルタイプ 出典: MicronがIEDM 2017のショートコースで講演したスライド

 プレーナ3D ReRAM技術で記憶密度を高めるには、平面状のクロスポイント型セルアレイ層の積層数を増やす必要がある。積層数を増やすことは、プロセスのステップ数が大幅に増えることにつながる。

 これに対して、バーチカル3D ReRAM技術では、ワード線層を積んだあとで孔を開けて埋める工程は、積層数が増えてもプロセスのステップ数が増えない。このため一見すると、3D NAND技術と類似のバーチカル3D ReRAM技術が有利に思える。

「プレーナ(Planar) 3D ReRAM」技術で記憶密度を高める方法。クロスポイント型のセルアレイ層を2層から4層、さらには8層へと増やす。積層数が増えるごとに、微細加工(成膜とエッチング、埋め込み)のステップ数が増加し、製造コストが増大する 出典: MicronのIEDM 2017講演スライド

 しかし実際には、記憶容量当たりのバーチカル3D ReRAMの製造コストが低いとはかぎらない。シリコン表面に平行な方向、すなわち平面でのメモリセル密度が、バーチカル3D ReRAMでは大幅に低くなってしまうからだ。

 バーチカル3D ReRAM技術では、多層膜(ワード線の多層膜)を貫通する孔を開けてから、孔にシリコンや絶縁膜などを埋め込むことでメモリセルを形成する。この工程は、孔の直径に一定以上の長さを要求する。すなわち、メモリスルーホールのピッチはあまりせまくできない。

 約130nmのピッチになるとMicronは講演で述べていたが、これはかなり長いピッチである。なおNANDフラッシュメモリでも、3D NAND技術のメモリスルーホールのピッチは100nm前後になる。

「バーチカル(Vertical) 3D ReRAM」技術における孔(メモリスルーホール)の大きさとピッチ。ピッチは135nmとかなり長くなる 出典: MicronのIEDM 2017講演スライド

 これに対してプレーナ3D ReRAM技術では、リソグラフィで解像可能な最短のピッチまで、メモリセルのピッチを詰められる。たとえば20nm技術であれば、メモリセルのピッチは原理的には40nmにできる。寸法で3倍と仮定すると、面積(密度)では9倍の違いがバーチカル3D ReRAM技術との間に生じる。

 1層当たりの記憶密度で、原理的にはプレーナはバーチカルの9倍にもなるのだ。言い換えると、プレーナ1層でぎりぎりまで微細化していた高密度メモリを、バーチカルな3Dメモリ構造に変更したとたん、1層当たりの記憶密度が9分の1に低下する。実際にはこれほど極端ではないものの、4分の1から5分の1程度は、覚悟しておくべきだ。

 このため、バーチカル3D ReRAM技術で記憶密度を高めるには、ワード線の積層数を少なくとも8層以上に増やす必要がある。すると、引き回しに必要な配線とコンタクトの数が増加する。

 このことも密度の向上を妨げるとMicronは説明しており、8層では足りず、16層以上が必須となる可能性が高い。

プレーナ3D ReRAM技術(左)とバーチカル3D ReRAM技術(中央および右)の比較 出典: MicronのIEDM 2017講演スライド

3Dクロスポイント技術は少ない積層数で高い密度を得る

 そこで、単純に積層数とシリコン面積当たりの記憶容量(Gbit/平方mm)の関係で、プレーナ3D ReRAMとバーチカル3D ReRAMをMicronは比較してみせた。

 すると、4層のプレーナ技術で1.5Gbit/平方mm~2Gbit/平方mmを実現できるのに対し、バーチカル技術では、40層でも1Gbit/平方mm~1.5Gbit/平方mmと低い密度にとどまってしまった。積層数が10倍あっても、密度では負けてしまう。

積層数と、シリコン面積当たりの記憶容量(Gbit/平方mm)の関係 出典: MicronのIEDM 2017講演スライド

 さらに積層数と、製造コスト(単位コスト)当たりの記憶容量(Gbit/コスト)の関係でも、両者を比較してみせた。

 プレーナ3D ReRAMでは、積層数が4層~8層のときに単位コスト当たりの記憶容量は8Gbit~10Gbitで、あまり変わらない。これに対して、バーチカル3D ReRAMでは、積層数の増加とともに単位コスト当たりの記憶容量が直線的に増大する。4層~8層のプレーナ3D ReRAMと同じ記憶容量に達するのは、18層~20層である。

積層数と、製造コスト(単位コスト)当たりの記憶容量(Gbit/コスト)の関係 出典: MicronのIEDM 2017講演スライド

積層数が多くなると、3D NAND技術が威力を発揮

 上記の事柄から明確になるのは、積層数が8層以下と少ない場合は、プレーナ3D ReRAMが圧倒的に有利だということだ。講演内容はクロスポイント型のReRAMに関するものだが、クロスポイント型のPCM(相変化メモリ)でも、議論の内容はそっくりそのまま当てはまるだろう。

 IntelとMicronが共同開発した「3Dクロスポイント」メモリの最初の製品は、メモリセルアレイが2層構造である。そして近い将来には4層構造の製品が出てくると、噂されている。4層に積層数を増やすとともに加工技術を微細化すれば、記憶密度はさらに高められる。

 一方、バーチカル3D ReRAM技術は、積層数が20層以下では優位性を発揮できない。32層あるいは48層といった、高層化が求められる。

 メモリセルの構造が大幅に異なるNANDフラッシュメモリでは、この議論をそのまま当てはめるわけにはいかないものの、「メモリスルーホールのピッチをあまりせまくできない」という点については、バーチカル3D ReRAMと3D NANDフラッシュは同様である。

 3D NANDフラッシュの最適な積層数は、しばらく前は48層、現在は64層とフラッシュメモリ業界では言われてきた。抵抗変化メモリ(ReRAM)や相変化メモリ(PCM)などの不揮発性メモリでも、製造歩留まりが同じ水準であれば、同じことが言える。

 言い方を変えると、8層クラスのバーチカルな3Dメモリ(メモリスルーホール技術による3Dメモリ)では、商業的にはあまり意味がない。3D NANDフラッシュと同様に、32層や48層などの多層化を実現できてこそ(そして一定水準以上の製造歩留まりを実現できてこそ)、市場で競争力のある、低いコストを達成可能になる。