ニュース

AMD、最大256コア・L3キャッシュ1GB超の第6世代「EPYC 9006」

笠原一輝

2026年7月24日 03:30

AMD EPYC 9006シリーズ・サーバーCPU(写真提供: AMD)

　AMDは年次イベント「AMD Advancing AI 2026」を7月22日から23日に米サンフランシスコで開催し、この中で第6世代EPYCを正式に発表した。

Zen 6c/Zen 6コアでメモコンは最大16チャンネル構成

第6世代EPYCのハイレベルでの概要(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　今回AMDが発表したのは、2024年10月に「5th Gen AMD EPYC processors」(第5世代AMD EPYCプロセッサ)として発表した「Turin」に次ぐ、新世代サーバー向けCPUとなる。

　開発コードネームは「Venice」で、正式な製品名は「6th Gen AMD EPYC Server CPUs」(第6世代EPYCサーバーCPU)だ。シリーズ名は「AMD EPYC 9006 Series server CPU」(AMD EPYC 9006シリーズ・サーバーCPU、以下EPYC 9006シリーズ)となる。

AMD EPYCの歴史(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　CPUコアはZen 6cとZen 6の2種類が採用されており、前者が最大256コア/512スレッド、後者が最大96コア/192スレッドという構成になっている。

　また、AMDの3D V-Cache(TSMCの3Dダイスタッキング技術となるSoICを利用してキャッシュを3D方向に積層する技術)を利用。L3キャッシュが最大1,152MB(1.125GB)と、遂に1GBを超えるL3キャッシュを実装した。TDPは最大600Wだ。

　第5世代EPYCでは最大12チャンネルのメモリコントローラ構成になっていたが、第6世代EPYCでは最大で16チャンネルに強化。通常のDDR5利用時には8,000MT/s(いわゆるDDR5-8000)に対応し、MRDIMMのDDR5の場合には12,800MT/s(DDR5-12800相当)で利用できる。

　また、EPYC 9006 LP(開発コードネーム: Verano)では、LPDDR5xに対応しており、SOCAMM2のメモリモジュールを利用可能だ。

　CPUソケットは2Pまたは1Pの構成が可能で、SP7とSP8という2種類のCPUソケットが用意される。ただし、現時点ではSP7とSP8の違いは不明。PCI Expressは1P時に最大128レーンで、PCI Express 6.0に対応し、64Gbpsで通信できる。また、CXL 3.1に対応しているほか、AMDのチップ間インターコネクトになる「AMD Infinity Fabric」は第5世代に進化している。

4種類のEPYC 9006シリーズ

4つのシリーズが用意されている(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　今回のEPYC 9006シリーズには次の4種類の製品が用意される。

EPYC 9006 SP7
EPYC 9006 SP8
EPYC 9006X SP7
EPYC 9006 LP

EPYC 9006 SP7(開発コードネーム: Venice SP7)(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　EPYC 9006 SP7(開発コードネーム: Venice SP7)は最大256コア/512スレッドのCPUコアを搭載しており、AMDはZen 6コアについて最大96コアと説明しているため、EPYC 9006 SP7はZen 6cコアの製品だと考えられる。CPUはブースト時に最大5GHzに達し、メモリ帯域は最大1.6TB/sになる。

EPYC 9006 SP8(開発コードネーム: Venice SP8)(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　EPYC 9006 SP8(開発コードネーム: Venice SP8)は、8コアから128コアまでの構成が可能。こちらはメモリが8チャンネル+2DPC構成になっており、電力効率や費用対効果を重視するエンタープライズ向けとされている。

EPYC 9006X SP7(開発コードネーム: Venice X SP7)(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　EPYC 9006X SP7(開発コードネーム: Venice X SP7)は、最大96コア(最大5.15GHz)で、最大1,152MBのL3キャッシュ(3D V-Cache)構成が可能。メモリは最大16チャンネルで、MRDIMMを利用した場合には最大12,800MT/sとなる。HPCやAI学習などの用途向けと位置づけられている。

EPYC 9006 LP(開発コードネーム: Verano)(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　EPYC 9006 LPは、開発コードネームがVeranoとなっており、ほかの製品のVeniceと異なる。最大72コアで、メモリがLPDDR5xであることが大きな違いだ。これにより、ほかの製品よりも電力効率に優れており、AI推論用途などに向いているという。

NVIDIA Veraとの性能比較(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

Intel Xeon 6やArm AGIとの比較(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

Intel Xeon 6やArm Gravitonとの比較(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

HPCでのXeon 6との比較(出典: Introducing 6th Gen EPYC9006 Series Server CPUs Codename “Venice”、AMD)

　AMDは今回性能も明らかにしており、Veniceの256コア/600W(具体的にどの製品かは言及されていないがコア数からEPYC 9006 SP7だと考えられる)をSPECrate 2026_int_baseで比較した場合、NVIDIAのVera(88コア/450W)よりも2.2倍、Veniceの96コアHF(高クロック周波数)/600WをSPECrate 2026_int_baseで比較した場合は、NVIDIAのVera(88コア/450W)よりも1.2倍の性能になるという。ほかにも、IntelのXeon 6と比較して2倍～3.5倍などのデータが公開されている。