ニュース
1nm未満の微細化へ、IBMが「ナノスタック」技術の0.7nm世代で性能約50%向上
2026年6月25日 19:00
IBMは「ナノスタック」による1nm未満での微細化の見通しが立ったことを6月25日に明らかにした。IBMが試作した0.7nm(7A)世代のプロセスノードでは、日本のRapidusに技術供与している2nmノードと比較して、約50%性能が向上し、約70%電力効率が改善されるという。IBMは5年以内に0.7nm(7A)プロセスノードの実用化を目指す。
2nmノードの将来バージョンとなる0.7nm(7A)世代の試作に成功
IBMの研究開発部門「IBM Research」は、シリコンテクノロジリサーチ&デベロップメントと呼ばれる開発部門を有しており、半導体技術を開発している。
IBM自身の製造部門は、2014年にGLOBALFOUNDRIESにその製造施設などを譲渡しており、すでに最先端のプロセスノードを利用した半導体製造は行なっていない。
しかし、IBM Researchは依然として半導体関連の技術の開発を続けており、学会などで発表を続けている。
日本関連でいうと、IBM Researchが開発した最先端の「2nmノード」は、日本政府などが出資して設立された国産ファウンドリ企業「Rapidus」にライセンス供与されている。
Rapidusが北海道千歳市に開設した工場「IIM-1」において、2027年からの量産開始に向けた準備が進められており、両社による共同開発が行なわれている状況だ。
現在最先端ノードを利用して製造を行なっている代表的な企業は以下の3社である。
- Intel Foundry
- Samsung Electronics
- TSMC
いずれも2nm世代(Intel 18AとSamsung/TSMC 2nm)では、Ribbon FET(Intelの名称)ないしはGAA(Gate All Around)と呼ばれる3D形状のFinFETが採用されている。
一方、IBMはこういったものと同様の技術を「ナノシート(NanoSheet)」と呼称して展開しており、2021年に世界で初めてナノシートの技術を採用した、2nmのプロセスノードの試作に成功して注目を集めた(その技術が現在のRapidusの2nmにつながっている)。
そしてIBMは、1nm未満(英語では「Sub 1nm」)に向けたより先端プロセスノードの開発も行なっており、今回0.7nm(あるいは7A)ノードの実現に見通しが立ち、実際に試作されたチップやウェハを公開することになった。これには、IBMの「ナノスタック」(NanoStack)が使われている。
ナノスタックは、非常に大ざっぱにいうと、GAAのトランジスタの上にトランジスタを垂直方向に重ねる技術だ。3次元的にトランジスタを積層する技術としては、Samsungが構想を明らかにしている「3D stacked FET」などがあるが、ナノスタックも基本的には同じ考え方になる。
ただ、IBMのナノスタックでは、積層時に水平方向にずらして配置することで、こうした実装で難しくなる配線や放熱の問題などを回避させている。
また、積層された層では異なる材料の組み合わせを利用できるため、各層のトランジスタの性能や電力効率などを個別に最適化可能になる。たとえば、下層では電力効率重視のCPUを実現し、上層では性能重視のGPUを実現する……といった使い方が想定される。
0.7nm(7A)世代では、2nm世代よりも性能50%、電力効率70%向上
IBMによれば、今回発表された0.7nm(7A、AはAngstrom)ノードでは、ナノスタックを利用して、指先サイズのダイに1,000億個のトランジスタが集積されているという。
これは2021年にIBMが試作に成功した2nmノードのチップと比較して、2倍の密度の実現になる。この0.7nmノードでロジックチップを作ると、2nmに比べ、性能は約50%、電力効率は約70%向上するだろうとIBMは説明している。
先週の2026 VLSI SYMPOSIUMでの発表概要によれば、ナノスタック技術を利用してSRAMを製造した場合、約40%のセルハイトの縮小が可能になることが明らかにされている。これにより、GPUやAIアクセラレータなどのAI用の半導体で、より大容量のキャッシュメモリを実装可能になり、ロジック部分の微細化と同時に、メモリ階層の改善にも貢献することになる。
IBMによれば、ナノスタック技術は今後も開発が進められ、5年以内の実用化を目指しているという。
