後藤弘茂のWeekly海外ニュース
半導体チップの国際学会「COOL Chips 22」で2つの国産スパコンチップが登場
2019年4月11日 13:38
日本の2つのスーパーコンピュータチップが登場
半導体チップの国際カンファレンス「COOL Chips 22」が、来週4月17日より3日間、横浜情報文化センターで開催される。COOL Chipsは、日本国内において、世界の最先端のチップ技術を発表する場となっており、今回で22年目と歴史を誇る。
日程としては、初日の4月17日水曜日がスペシャルセッション、4月18日木曜日と4月19日金曜日が本セッションとなっており、4月18～19日に基調講演、技術講演、パネルディスカッション等が行なわれる。4月18日に基調講演が3つと招待講演が1つ、4月19日に基調講演と招待講演がそれぞれ1つずつの構成となっている。
高性能プロセッサでは、ポストKスーパーコンピュータに搭載される富士通の「A64FX」と、これもスーパーコンピュータ向けのNECのSXベクタプロセッサ「SX-Aurora TSUBASA」が登場する。スーパーコンピュータ向けの国産のハイエンドプロセッサの両雄が顔をそろえる。
両チップとも、昨年(2018年)8月に米国で開催されたプロセッサカンファレンス「Hot Chips」でマイクロアーキテクチャが発表された。今回のCOOL Chipsでは、さらに詳細が明らかにされる。
富士通の山村周史氏による招待講演「A64FX High Performance Processor Architecture and its Design Challenges」は、4月19日のトリを飾る招待講演。A64FXは、512-bit幅のベクタユニットを備えたハイスループットマシンだが、それを支える広帯域のキャッシュ階層と内部ネットワークにも特徴がある。COOL Chipsではチップアーキテクチャのベールがさらに剥がされる。
NECの今野良展氏による基調講演「Vector Engine Processor of NEC's Brand-New Supercomputer SX-Aurora TSUBASA」は、4月18日の3つ目の基調講演。
SXベクタスーパーコンピュータの新しい一員であるSX-Aurora TSUBASAでは、従来のSXからシステムアーキテクチャが大きく切り替えられた。x86のLinuxノードのVector Host (VH)に、ベクタプロセッサノードのVector Engine(VE)がPCI Express経由で接続されたGPU的なシステム構成となっている。COOL Chipsでは、SX-Aurora TSUBASAのアーキテクチャの詳細が明らかにされる。
量子コンピューティングとドメインスペシフィックアクセラレータ
汎用CPUアーキテクチャのベクタプロセッシングを大幅に強化したポストKと、ベクタプロセッサのシステム構成を刷新したSX-Aurora TSUBASA。高性能プロセッサは、ベクタの時代が続いている。
さらに、現在は、ムーアの法則が鈍化したことで、アプリケーション性能を伸ばす方法としてドメインスペシフィックアクセサレータが脚光を浴びつつある。今回のCOOL Chipsでは、この潮流にもスポットが当てられる。
初日の4月17日には、招待講演で、富士通の丸山拓巳氏によるDLU(Deep Learning Unit)とDA(Digital Annealer)についての解説「DLU and Domain Specific Computing」が行なわれる。データセンタ向けで、DLUは深層学習のニューラルネットワークをアクセラレータレートする。DAは、量子アニーリングをデジタル回路でシミュレートすることで、組み合わせ問題を高速にアクセラレートする。
4月18日の基調講演には、IBMの量子コンピューティングへの取り組みを説明するPatryk Gumann氏(IBM)氏の「Quantum Computing at IBM ? from hardware to software」もある。量子コンピュータには、量子アニーリング式のほかに、以前から研究されてきた量子ゲート式がある。組み合わせ問題を解く量子アニーリング式と異なり、量子ゲート式では素因数分解など応用範囲が広い。
しかし、量子ゲート式では重ね合わせ状態が崩れやすく、エラーが発生しやすい。量子ゲートコンピュータでは、現在、段階的な実用化のステップが考えられている。その第一歩として、誤り訂正を持たない「NISQ(Noisy Intermediate-Scale Quantum)」の本格実用化に向けて最後の段階に入っている。IBMの講演では、量子コンピュータのための量子ビット(Qbit)制御やエラー軽減の試みが発表される。
また、基調講演では、4月18日にNVIDIAの馬路徹氏による、GPUについての「GPU: A true AI Cool-Chip with High Performance/Power Efficiency and Full-Programmability」セッションがある。NVIDIAは、ベクタプロセッサであるGPUに、深層学習用のマトリックス演算ユニットを加えた。
現在のGPUはラスタライズ法のレンダリングに特化しているが、最新のNVIDIA GPU「Turing(チューリング)」では、レイトレーシング法のレンダリングのアクセラレータも加えられている。NVIDIAは、特定用途向けアクセラレーションへと向かうGPUの進化を、基盤技術の面から説明する。
クールなチップ技術についてのセッションも
COOL Chipsカンファレンスは、高性能プロセッサだけでなく、停電力の"クール"なプロセッサにもフォーカスする点が特徴となっている。今回も、4月19日に、Wave ComputingのSanjay Patel氏による「Architectures for efficient, low-power AI Edge processing」と題した基調講演が行なわれる。
現在、AIニューラルネットワークのワークロードでは、エッジ側でインファレンス(推論:Inference)の処理を行なう方向にある。しかし、エッジの通信が貧弱なケースでは、現在サーバーで行なっているニューラルネットワークのトレーニング(学習:Training)をエッジで行なったほうがいい場合も生じる。スピーチでは、エッジサイドでのCPUセントリックなAIソリューションについて語られる。
また、初日4月17日の最初のスペシャルセッションでも、University of Illinois at Urbana-ChampaignのDeming Chen氏によって、高効率のニューラルネットワークのアクセラレーションについて語られる。FPGAによるDNN(Deep Neural Networks)高速化についてのセッション「Design, Compilation, and Acceleration for Deep Neural Networks in IoT Applications」だ。
4月17日には、KAIST(Korea Advanced Institute of Science and Technology)のYoungsoo Shin氏による低電力設計ののスペシャルセッション「Low Power Design: Facts, Myths, and Misunderstandings」も行なわれる。
COOL Chipsの恒例のパネルディスカッションでは、4月18日に「Where will the computer architecture go?」と題してコンピュータアーキテクチャの今後についてのが議論される。今回のCOOL Chipsでは、ドメインスペシフィックアクセラレータや量子ゲートコンピュータなど新しい方向がポイントとなっている。パネルも、アーキテクチャの変わり目にあることを意識した内容となっている。