イベントレポート

SK Hynixが3D NAND開発で最先端に、TLCで初の1Tbitフラッシュを誇示

福田昭

2019年8月16日 12:07

SK Hynixの3D NANDフラッシュメモリ技術世代。筆者が公表資料をもとにまとめたもの

　NANDフラッシュメモリの大手ベンダーであるSK Hynixは、大容量の3D NANDフラッシュを手掛ける大手6社4グループ(Samsung Electronics、東芝メモリとWestern Digitalの連合、IntelとMicron Technologyの連合、SK Hynix)のなかでは、あまり目立たない存在だった。最高密度または最大容量の3D NANDフラッシュを最初に開発してきたのは、Samsungや東芝メモリなどの競合他社であり、SK Hynixはトップグループに少し遅れてフラッシュ製品を開発してきた。言い換えると「世界初」がなかった。

　しかしこの2年で、SK Hynixは急速に技術力を強化してきたようだ。最先端NANDフラッシュメモリの開発では、トップグループと肩を並べつつある。まず昨年(2018年)8月のFMSで同社は、96層の3D NANDフラッシュ技術と3bit/セル(TLC)の多値記憶技術による512Gbitのシリコンダイを発表した。96層というワード線の積層数は、その時点ではトップクラスである。

　昨年(2018年)8月のFMSでは同時に、周辺回路(ペリフェラル)をメモリセルアレイの下に配置するシリコン面積削減技術を開発し、96層の3D NANDフラッシュに組み込んだこと発表した。この技術をSK Hynixは「PUC(Peripheral Under Cell)」と呼称した。そして周辺回路の積層によって「次元(ディメンション)」が1つ増えたと解釈し、「3D NAND」技術ではなく、「4D NAND」技術と呼ぶようになった。技術世代の名称は、96層は技術世代としては第5世代であることから、前の第4世代を「3D V4」と呼んでいたのに対し、第5世代は「4D V5」と変更した。

　そして今年(2019年)8月のFMS(8月6日～8日、米国カリフォルニア州サンタクララコンベンションセンター)でSK Hynixは、TLC技術では過去最大容量となる1TbitのNANDフラッシュメモリをキーノート講演で披露した。同社が「4D V6」と呼ぶ、第6世代の3D NANDフラッシュ技術による開発成果である。「4D V6」は、前世代と同じく周辺回路とセルアレイを積層する「PUC」技術と、ワード線の積層数を128層と大幅に増やした3次元積層技術によって構成されている。128層も現時点ではトップクラスの積層数である。

第6世代の3D NAND技術によって開発した1Tbitの大容量フラッシュメモリの概要。SK HynixによるFMSのキーノート講演から

「4D NAND」のコンセプト。3次元(3D)構造のメモリセルアレイと周辺回路を積層することで、4次元(4D)構造を実現したとする。なお「CTF」とあるのは、「チャージトラップ型フラッシュ(Charge Trap Flash)」の略称。昨年(2018年)8月のFMSにおけるSK Hynixのキーノート講演から

　第6世代の3D NAND技術によって開発した1Tbitフラッシュメモリの量産は、今年(2019年)の第4四半期に始める予定である。パッケージは大きさが11.5×13mmのBGAタイプ。シリコンダイの大きさは公表していない。メモリセルアレイは4つのプレーンに分割してあり、それぞれを交互にアクセスすることで速度を高めている。

メモリセルアレイの分割。第4世代(V4)ではメモリセルアレイを物理的には2個のプレーンに分割していた。ただし、各プレーンを交互に連続して(インタリーブして)アクセスする回路は設けていなかった。次の第5世代(V5)では、メモリセルアレイを物理的には4個のプレーンに分割した。回路的には2個のプレーンを交互に連続してアクセスできるようにした。この回路によってシーケンシャルアクセスの速度を高めた。最新の第6世代(V6)では、4個のプレーンすべてを交互に連続してアクセスできるようにした。この工夫によってランダムアクセスの速度も高めた。SK Hynixによるキーノート講演のスライドから

展示会ではTLC方式とQLC方式の1Tbitフラッシュをウェハで出品

　またキーノート講演では触れなかったようだが、第5世代の96層3D NAND技術「V5」と4bit/セル(QLC)方式の多値記憶技術を組み合わせた1Tbitのフラッシュメモリを開発し、サンプル出荷を始めたことを今年(2019年)5月に発表している。FMSの展示会場では、V6のTLC技術で開発した1Tbitのシリコンダイと、V5のQLC技術で開発した1Tbitのシリコンダイを、シリコンウェハの形で展示していた。

　ただし展示ブースではウェハ全体は見せず、小さな窓を通じてウェハの一部だけが見えるようにしてあった。写真撮影を防ぐ措置だと思われる。一方で6月にV6技術による1Tbitチップの開発を報道機関向けに公式発表したときは、リリースにシリコンウェハの写真を添付していた(SK Hynix、世界初128層TLC 1Tb NAND量産開始。2020年に32TB SSD製品化)。この写真は解像度がかなり高く、シリコンウェハに作り込まれたシリコンダイがかなり明確に見える。

1Tbitフラッシュメモリを作り込んだシリコンウェハの展示。上が第6世代(V6)技術とTLC方式の組み合わせで開発したシリコン、下が第5世代(V5)技術とQLC方式の組み合わせで開発したシリコン。いずれも小さな円形の窓を通じてのみ、シリコンウェハが見える。FMS展示会場のSK Hynixブースで筆者が撮影したもの

SK Hynixは今年(2019年)6月に、第6世代(V6)技術とTLC方式の組み合わせによる1Tbitフラッシュメモリの開発を発表した。この写真は発表リリースに添付されていたもの。シリコンウェハがかなり拡大されている

最大容量が64TBのSSDを開発へ

　話題をFMSのキーノート講演に戻そう。第6世代の3D NAND技術(4D V6技術)によって開発した1Tbitフラッシュメモリの応用品を、SK Hynixはキーノート講演でいくつか紹介していた。

　始めは、複数のシリコンダイを積層して1個のパッケージに収容した大容量品である。厚みが1.0mmがしかない1TBの薄型パッケージ品を開発する。1TBの記憶容量を実現するために必要なシリコンダイの枚数が8枚と少ないため、全体を薄くできた。パッケージのインターフェイスはUFS3.1である。

SK Hynixの3D NANDフラッシュメモリ技術世代。筆者が公表資料をもとにまとめたもの

1.0mmと薄型のUFS 3.1準拠1TBモジュール。1個のBGAパッケージに8枚の1Tbitシリコンダイを収容した。SK Hynixによるキーノート講演のスライドを筆者が撮影したもの

　続いてクライアント向けのSSDである。記憶容量が最大4TBでフォームファクタが「M.2 2280」のNVMe SSD「PC711」を開発する。大きさが16×20mmのBGAパッケージに16枚の1Tbitダイを内蔵した。この記憶容量が2TB(16Tbit)のBGAパッケージを2個、搭載したSSDである。