後藤弘茂のWeekly海外ニュース
Intelが3D積層のヘテロジニアスマルチコアCPU「Lakefield」の技術を発表
2019年8月30日 11:55
3D積層技術をはじめて使ったLakefield
Intelは近年は学会発表が低調だったが、今年(2019年)8月の半導体チップカンファレンス「Hot Chips 31」では、4本の発表を行なった。さらに、Hot Chipsに付帯するイベント「Hot Wings」を開催、チーフアーキテクトのRaja Koduri氏がホストのトークショウを行なった。プロセス技術の立ち上げでもたついたIntelは、長いトンネルを抜けて攻勢に出はじめている。
Intelは今回、Hot Chipsで3Dスタッキング技術を使ったモバイルSoC(System on a Chip)「Lakefield(レイクフィールド)」の概要を発表した。
Lakefieldのポイントは、高性能CPUと低電力CPUの組み合わせであること、CPUコアやGPUコアのコンピュートダイとI/O回りを集めたベースダイを同社の3Dスタッキング技術「Foveros(フォヴェロス)」を使って積層していること、コンピュートダイを10nmでベースダイを22FFLプロセスで製造することで機能に対して最適なプロセスを選択していること。さらにPOP(Package on Packag)でDRAMを積層することで、12mm角のワンパッケージにPCクラスの機能のコンピュータを詰め込むことに成功している。
また、待機電力の大きなユニットを22FFLに移すことで、待機電力を従来の10分の1以下に減らすことに成功した。Intelは、Lakefieldを今年(2019年)出荷する予定だ。
Lakefieldが採用するFoverosは、2個のダイをフェイスツーフェイスで積層する。上層に10nmのコンピュートダイ、下層に22FFLのベースダイで、ベースダイにはThrough Silicon Via(TSV)でダイを貫通する配線をすることで高密度で高性能かつ低電力の3Dスタッキングを実現する。
ポイントは、TSVを使うのは22FFLだけで、最先端の10nm側はTSVを必要としないことだ。先端プロセスにTSVを導入することは非常に難しいが、微細化に余裕があるプロセスではTSVの導入が相対的に容易だ。22FFL(P1222)は、もともとIoT(Internet of Things)もターゲットに入れて開発されたプロセスで、22nmと言いながらも、配線やトランジスタのサイズ的には28nmプロセスに近い。TSVを導入しやすいプロセスで、また、Intelの従来のCPU向け22nmプロセス(P1270)とは異なり、きわめて低電力だ。
ビッグコアとビッガーコアのヘテロジニアス構成
Lakefieldでは、高性能回路を必要とするCPUコアとGPUコア、高速なイメージコアやメモリインターフェイスなどを10nmのコンピュートコアに配置、PCI Express Gen3や各種I/O、オーディオなどを22FFLのベースダイに配置している。
コンピュートダイには、高性能「Sunny Cove(サニーコーヴ:SNC)」コアを1個、Atom系で低電力の「Tremont(トレモント:TNT)」コアを4個搭載した「Big-Bigger」の非対称ヘテロジニアスマルチコア構成。GPUコアはGen 11で64EU(execution unit)構成で、メディアエンジンやディスプレイコアも最新をそろえる。メモリはLPDDR4X-4267で、DRAM自体は従来型のPOP技術で積層する。
2種のCPUコアは、高負荷ワークロードをSunny Cove、低負荷をTremontに振り分ける。OS側のスケジューラに対応させると見られる。基本はArmの「big.LITTLE」と同じ発想だが、Intelは省電力コアの性能も高いことからBig-Biggerとしている。また、GPUコアは低電力な10nmで大型化することで性能を向上させた。
Foveros技術のロードマップを公開
製造工程では、TSVによる垂直配線を行なった22FFLのベースダイの上にダイ間の接続の「Die 2 Die」アタッチを挟み、コンピュートダイを重ねる。POPのDRAMがその上に来る。
待機電力の大きいユニットを低電力プロセスのベースダイに配置、待機時にはスリープさせることができるコンピュートユニットを電力の大きなコンピュートダイに配置することで、Lakefieldでは待機電力を大幅に抑えた。
また、IntelはFoveros技術のロードマップを発表。将来のFoverosでは、ベースダイに10nmや7nmプロセスを採用することを明らかにした。プロセス名称は10nmは「P1274.FV」、7nmは「P1276.FV」となる。Intelのプロセス命名規則では、Pがプロセスノード、次の12がウェハサイズ(現在は12インチ)、次の2桁の数字がプロセスIDを示し、基本は偶数がCPU向けで奇数がSoC向けとなっている。そして、小数点以下の数字がオプションとなる。このロードマップが意味するのは、Intelが“.FV”をつけたプロセスバリエーションを開発しており、それは先端プロセスと相性が悪いI/Oに最適化して、TSVに対応するものになるということだ。
3D Xpointの不揮発性メモリモジュールの技術を発表
IntelはHot Chipsで、同社がMicron Technologyと開発した不揮発性メモリ「3D Xpoint」を使ったメモリモジュール「Intel Optane DC Persistent Memory Module」について技術内容を発表した。3D Xpointは、DRAM同様にバイトアクセシブルな不揮発性メモリで、当初からSSDストレージではなく、メモリモジュールのフォームファクタでも投入されることが発表されていた。Intelは、ついにメモリモジュールの3D Xpointをもたらした。
不揮発性メモリのDIMMでは、JEDECも3タイプのNV-DIMMを標準化しているが、IntelのOptane DC Persistent Memory Moduleは、それとは異なる規格だ。そのため、NV-DIMMとは呼ばれない。
IntelのOptane DC MMでは、モジュール上に専用のコントローラチップが搭載されている。コントローラにはDRAMと3D Xpointメモリが接続されている。3D XpointとはNVMバスで接続される。コントローラはアドレスマッピングを行なうほか、フラッシュメモリSSDのコントローラと同じようにエラーハンドリングを行なう。ソフトウェア側からは、MMUマッピングによってロード/ストアでOptane DC MMにアクセスができる。
ファイルシステムを使わずダイレクトにCPUがアクセス
不揮発性メモリを、I/Oデバイスのストレージではなく、メモリとして扱う最大の利点はレイテンシだ。ファイルシステムでは、OSコールで読み出し書き込みを行なうが、そのためにレイテンシが非常に長くなる。それに対して、メモリデバイスとして見える場合は、CPUのロード/ストア命令でアクセスが可能で、レイテンシが大幅に短縮される。
Optane DC MMでは2つの動作モードがサポートされる。1つは、ダイレクトに3D Xpointをメモリ空間上のメモリの一部として扱う「App Direct Mode」で、アプリケーション側の対応が必要となる。もう1つは、レガシーのメモリシステムのなかに組み込んで、DRAM DIMMをキャッシュのように使う「Memory Mode」だ。アプリケーション側には対応は要求されない。
メモリモジュールのレイテンシ面での利点について、IntelはロードでフラッシュメモリのSSDに比べて1,000倍という数字を示した。モジュールに載せたDRAMはキャッシュとして動作し、キャッシュヒット時のレイテンシを大幅に短縮する。
3D Xpointのメモリモジュールについては、当初はDRAMキャッシュは搭載せず、ウェアレベリングなどの制御もコントローラチップを使わずに実現する可能性があると見られていた。しかし、実際のOptane DC Persistent Memory Moduleは、そうしたラディカルなモジュールではなく、比較的おとなしい仕様となっていた。