後藤弘茂のWeekly海外ニュース
海外で急激に盛り上がる新CPU命令アーキテクチャ「RISC-V」
2017年12月4日 12:23
大手企業からスタートアップまで引き寄せる
海外では、オープンなCPU命令セットアーキテクチャ(ISA)である「RISC-V(リスクファイブ)」が大ブームとなっている。
11月28日から30日まで米Milpitasで開催されたカンファレンス「7th RISC-V Workshop」は、500名近い参加者を集めた。まだ、市場に商用チップがほとんど存在しないCPUの開発カンファレンスに、さまざまな企業や教育機関からこれだけの人が詰めかけた。
RISC-Vを管理するRISC-V Foundationのメンバも100を越えている。そのなかには、Google、Microsoft、IBM、NVIDIA、Samsung、Qualcomm、Micron、Huawei、Western Digitalといった大手企業の名前も並ぶ。
インドがRISC-Vを国家ISAとしたり、米国防高等研究計画局(Defense Advanced Research Projects Agency:DARPA)がセキュアマイクロコントローラにRISC-Vベースのコアを選択するなど、国家レベルでのRISC-Vへのコミットも相次いでいる。
コンピュータアーキテクチャのスタンダード教本である「Computer Organization and Design」のRISC-Vエディションが出版され、より高度な教本「Computer Architecture」でもRISC-Vがフィーチャされたことで、大学などの教育機関への浸透も進んでいる。
そして、RISC-V ISAのCPUを開発するスタートアップも次々に登場しつつある。「ほとんどのスタートアップはステルス(姿を現さない状態)なので見えにくい」(Krste Asanovic氏, UC Berkeley)が、RISC-Vでの起業が相次いでいるという。
このように、RISC-Vは海外ではCPUアーキテクチャの大波となりつつある。日本だけが取り残された状況になりつつある。海外の採用の速さのほうが異常とも言えるが、日本との温度差が大きいことは確かだ。
企業政治的に見ると、x86系とArm系の2つの命令セットがCPU市場を独占していく動きに対し、フリーな命令セットで対抗する動きにも見える。また、ライセンスフリー/ロイヤリティフリーのISAであることから、オープンソースのLinuxの興隆にたとえる人も多い。
ハードウェアの世界でも、コミュニティベースの開発で盛り上げようというストーリーだ。また、RISC-Vでは、汎用CPU ISAをベースにアグレッシブな実装をしようという動きも目立つ。元TransmetaのDave Ditzel氏が率いるスタートアップEsperanto Technologiesは、4,000以上のRISC-Vコアを集積して、深層学習やグラフィックスを高速に実行できるプロセッサを開発している。
なぜ、今、このタイミングで新CPU命令セットアーキテクチャなのか。なぜ、それがオープンなのか。なぜ、そこに大企業もスタートアップも大学や政府も押しかけているのか。じつはその背景には、半導体プロセス技術の変化、具体的にはムーアの法則とデナードスケーリングの終焉/鈍化がある。
UCバークレーの5世代目のRISC命令セット
RISC-Vという名称は、UC Berkeleyが開発した5世代目のメジャーISAであることを示している。Berkeley RISCアーキテクチャファミリは、本格的なRISC型ISAの出発点となったRISC-Iから、RISC-II、SOAR、SPURと続いてきた。その流れの久々の新ISAがRISC-Vだ。
また、ファイブのローマ数字のVには、「Variations(バリエーション: 変種)」や「vectors(ベクタ)」の意味も込められているという。
RISC-V ISAの設計思想は、(1)命令数の少ないシンプルな命令セットで、(2)白紙の状態(Clean-slate)から設計され、(3)ベースISAと拡張ISAからなるモジュラー設計で、(4)命令セットの拡張や特殊化が容易で、かつ(5)基本のISA群が安定していることにある。
つまり、ゼロから作られたシンプルな命令群のISAで、拡張命令を組み合わせることで、広い用途に適用できる。さらに、特定の用途に向けた命令拡張が容易であるため、特殊化したプロセッサを作ることもできる。そうしたバリエーションの間でも、基本の命令セットの互換性は保たれる。
RISC-Vのこうした設計思想の背景には、半導体技術の変動の観測がある。これについては、David Patterson氏(Google, University of California at Berkeley)が、半年前の今年(2017年)5月のRISC-V Workshopで「50 years of Computer Architecture」と題した講演で明快に説明している。
RISC-Vの背後にある半導体技術の変化
半導体チップは、2000年代の初めまで、「ムーアの法則(Moore's Law)」と「デナードスケーリング(Dennard Scaling)」の2つの法則で指数関数的に進化してきた。
ムーアの法則は、12～24カ月で同じ面積に載せられる半導体のデバイス集積度が2倍になり、トランジスタコストが半減するという経済則だ。
一方のデナードスケーリングは、ムーアの法則によってCMOSデバイスのサイズがスケールダウンすると、駆動電圧やゲート酸化膜厚といった要素もスケールダウンするという技術則となる。
デナードスケーリングでは、デバイスの微細化とともに、電力消費を増やさずに、同ダイサイズのチップのトランジスタ数を2倍に、周波数を1.4倍にできた。それもムーアの法則によって、コストの増大を抑えながら。2000年代頭までのプロセッサは、この2つの法則によって、年に52%という急速な性能向上を達成して来た。
電力とダイサイズを増やすことなく、マイクロアーキテクチャを複雑にし、命令セットを拡張し、動作周波数を引き上げる、フリーランチを享受できた。
しかし、2000年代に入り、フリーランチが崩れる。
まず、デナードスケーリングに急ブレーキがかかる。駆動電圧がほかの要素のようにはスケールダウンしなくなると同時に、リーク電流(Leakage)が急増したためだ。
そこで、汎用プロセッサは性能を上げるために、CPUコアの大型化と動作周波数の向上を止めて、マルチコア化する。しかし、一定以上のコア並列化は、「アムダールの法則(Amdahl's law)」の壁にぶつかる。並列(パラレル)化できない逐次(シリアル)実行部分が、タスク全体の実行時間を制約してしまう。
そして、この状況にムーアの法則のスローダウンがのしかかる。プロセスの複雑化により、微細化してもトランジスタ当たりのコストがあまり下がらなくなっている。
半導体メーカーは、この問題をスタンダードセルのスケールダウンで緩和しようとしているが、大枠では、ムーアの法則の鈍化は避けられない。
今後のプロセッサアーキテクチャの焦点はドメインスペシフィック拡張
では、今後有効なのはどのようなアプローチなのか。
トランジスタの高速化が鈍化し、電力の低減がスローとなり、すでにマルチコア化が進んだ現在のCPUに残された道はアーキテクチャのイノベーションだ。
そしてイノベーションの焦点は、特定分野に特化した「ドメインスペシフィックアーキテクチャ(Domain Specific Architectures)」の導入だという。ドメインスペシフィックなプロセッサ命令やユニットの導入は、特定分野の処理性能を劇的に向上させる。少量の回路と電力の追加で、ターゲットとする分野のタスクの大幅な高速化を実現できる。
しかし、ドメインスペシフィックと言っても、従来のASIC(Application Specific Integrated Circuit:特定用途向けIC)によくある固定ハードウェア(Fixed Hardware)のアプローチでは、柔軟性を持って対応することは難しい。
たとえば、機械学習では、アルゴリズム自体も急激に進化しつつあるため、固定ハードウェアでは、追いつくことが困難だ。そうした分野では、汎用性のある命令セットのプロセッサに、ドメインスペシフィックな命令やアクセラレータの組み合わせがフィットする。
こうした用途に適したCPU命令セットはどうなるのか。それは、オープンで、シンプルかつモジュラリティがあり、命令拡張が容易(オペコードスペースが空いている)な命令セットだ。
そして、その命令セットがポピュラーで、オープンなコミュニティをベースに、ソフトウェアエコシステムが育っていれば、エコシステムからさまざまな助けを得ることができる。ここに当てはまる解が“RISC-V”というわけだ。
こうして半導体技術とCPUアーキテクチャの流れで見ると、なぜ今、新しいCPU命令セットアーキテクチャなのか、なぜオープンで命令拡張を可能としたのか、といったRISC-Vに関する疑問が解けてくる。
これにより、RISC-Vをベースにしたスタートアップ企業がどんどん生まれている理由や、EsperantoなどのRISC-Vスタートアップがドメインスペシフィック拡張を取っている理由や、大手企業が関心を持っている理由もわかる。
RISC-Vについては、日本でも今月の18日に東京大学本郷 伊藤国際謝恩ホールにてカンファレンス「RISC-V Day 2017 Tokyo」が開催される。