産総研ら、上下積層で小型・高性能化を実現する2nm世代向けトランジスタ技術

Si/Ge異種チャネル相補型電界効果トランジスタ(hCFET)

　産業技術総合研究所(産総研)と東北大学による日本チーム、および台湾半導体研究中心らの台湾チームによる日本-台湾国際共同研究グループは、Si(シリコン)とGe(ゲルマニウム)を用いた異種チャネル相補型電界効果トランジスタ(hCFET)を開発した。

　パソコンやスマートフォンなど、電子情報機器の急速な普及にともなって、高性能化や消費電力化が求められている。これらは、電界効果トランジスタ(FET)の微細化によって両立が可能なことから、現在実用化されている5nm世代まで向けのFinFET、ゲートがチャネルの上下左右を覆うような5nmおよび3nm世代向けのGate All Around(GAA)構造など、3次元的な微細化が進められている。

　さらに進化した2nm世代のトランジスタ技術としては、n型FETとp型FETを上下に積層するCFET構造の研究開発が進められている。従来の単一FET素子と同等のサイズでCMOSが構成できることから、大幅な面積の縮小や高速化が期待できる。

低温異種材料接合技術を使ったSi/Ge異種チャネル積層プロセス工程

Si n型FET/Ge p型FETを上下積層した3次元hCFET

　今回研究グループでは、200℃以下で熱膨張率の異なるSi層とGe層を積層できる低温異種材料接合技術(Low Temperature Hetero-layer Bonding Technology、LT-HBT)を開発。n型FETにSi、p型FETにGeを使用した異種チャネル集積プラットフォームの構築に成功した。SiホストウェハとGeドナーウウェハを用意し、200℃の低温で直接接合したのちに、後者のSi基板などを除去、Ge層を均一薄膜化する。

　さらに、Si/Ge異種チャネル積層プラットフォームからhCFETを作製したところ、単一のゲートでn型・p型FETを同時にトランジスタ動作できることが確認でき、2nm世代のトランジスタ技術としてLT-HBTが有効であることも明らかとなった。

　本技術により、hCFETの作製プロセスの大幅な簡略化や、さらなる多層化構造が実現可能となる。研究グループでは今後、精度の高い異種チャネル集積プラットフォームを確立し、量産化や民間企業への技術移転などを目指すとしている。