大原雄介の半導体業界こぼれ話

謎の半導体企業「Silicon Box」

【写真1】前列右側がHan Byung Joon博士。その左はシンガポール経済開発庁(EDB)のPng Cheong Boon長官。これは同社のクリーンルームを案内している模様らしい。Silicon Box提供

 ロイター通信は7月20日、シンガポールのSilicon Boxが半導体工場を同国に開設したことを報じた(写真1)。ちなみにこの会社の設立は2021年5月19日だ。創業メンバーはHan Byung Joon博士(CEO)とSehat Sutardja博士(会長)、およびWeili Dai氏の3人である。

 このうちJoon博士は、韓国のAlchemist Capital Partnersというベンチャーキャピタルの業務パートナーであり、おそらくは同ベンチャーがSilicon Boxのメジャー投資家になっている関係と思われる(写真2)。

 問題は会長のSutardja博士とDai氏である。2人は夫婦であり、米Marvellを創業、長年に渡って経営をしてきた。ただ2016年4月5日、2人は突如としてMarvellを追放される(リリース)。

 当時Sutardja博士はMarvellのCEO、Dai氏はCOOであり、特にDai氏は2012年から2015年までForbes誌の“The World's Most Powerful Women”ランキングで95位に選ばれ、2015年にはInternational Best in Biz AwardsのTechnology Executive of the Yearで金賞を受賞するなど、結構著名な人物だっただけに、この追放劇はかなりの話題になった(半導体ビジネス業界で、だが)。

【写真2】左から2人目がSutardja博士、中央のBoon長官の右にいるのがDai氏。それは良いのだが、右端にしれっとJim Keller氏がいる

 ちなみに上のリリースが出る前日には、Marvellが2016年度のForm 10-K(年次決算書)の提出が遅れ、上場廃止になる可能性が通告されたことがアナウンスされており、また先のリリースでは、同年2月22日に新しい独立会計事務所と契約を結ぶとともに、3月1日に特定の会計および内部統制事項に関する監査委員会の独立調査の結果が報告されたことが明記されている。そして同年5月19日、Marvellは新たにChief Legal Officerを任命したことを発表している

 同年のForm 10-Kを見ると、Marvellが開発したFLC(Final Level Cache:最終レベルキャッシュ)の技術に関し、その特許をSutardja博士の名前で出願して同社と揉めた(最終的にはその特許はMarvellに帰属することになった)なんて事例があったらしいことが記載されているが、それだけでは前述の「会計および内部統制事項」に抵触するとも思えない。多分、比較的軽めの事例がFLCの特許問題なのであり、もっと重大な問題(たとえばインサイダー取引規制にギリギリ抵触しそうなグレーな事例があったとか)が起きていた可能性が高そうだが、詳細は不明である。

 とにかくそんなわけで夫婦はMarvellを追放されたあと、しばらくは鳴りを潜めていたわけだが、2021年にシンガポールでSilicon Boxを創業。既に複数のベンチャーキャピタルから投資(シードラウンドは今年5月に1億5,000万ドル、次いでEアーリーステージ シリーズA/B)を受け、今年(2023年)7月22日には発表会も開催された(Photo02)。

チップレットは誰がどう実装するのか

 さてそのSilicon Box、基本的には半導体の後工程を請け負う企業(OSAT)ということになる。「基本的には」と書くのは、もう少し「チップレット」に色気を出しているからである。

【図3】右のA~Dは筆者が追加

 昨今は、チップレットを実装するのは誰になるのか、という点で、実は前工程の企業(ファウンドリ:TSMCとかSamsungなど)と、OSAT(AmkorとかASEなど)での綱引きが激しい。写真3はUCIeのホワイトペーパーから引っ張ってきた図であるが、ここでコンポーネントそのものの製造は

・ダイ0/ダイ1/ダイ2/シリコンブリッジ/インターポーザ:ファウンドリ
・パッケージ基板:OSAT

が担うことになる。問題は実装で、Aだったら全部をOSATが、Cだとインターポーザへのダイの実装はファウンドリが、パッケージ基板へのインターポーザの実装はOSATが担う。Bの方式は今のところIntelのみが提供する(EMIB)から、前工程と後工程の区別がつけにくいが、扱い的には前工程企業が実装するということになるだろうか?

 一方D(これはAMDがInstinct MI200シリーズで採用した方式だ)は、ASEのFOCoSを想定しており、これはOSAT(なにしろASEはOSATの代表的な企業の1社だ)での実装となる。それでも2D/2.5D(図3で言えばAが2Dで、インターポーザを挟むB~Dが2.5Dの扱いである)はまだ良い方で、3Dに関して言えば今のところファウンドリ(要するにTSMCかIntelのみだ)の独壇場と化している。

 この3Dに関して言えば、ロジック同士あるいはロジックとSRAMの積層(TSMCのSoICとかIntelのFoverosがこれに該当する)だけでなく、GraphCoreがBOW IPUで採用したPD(Power Delivery)用のダイとロジックの積層も、実装はTSMCで行なっている。こうした3D積層についても、OSATが狙っているわけだ。

 個人的な見解で言えば、昨今シリコンインターポーザを利用する一番の用途はHBMメモリで、これはHBMメモリそのものがシリコンインターポーザを前提に設計されているから仕方がない部分でもある。

 過去、某メモリメーカーが最終的な実装コスト低減を狙って、パッケージ基板に直接実装できるHBMの試作を行なったもののうまく行かなかったという話を聞いたことがあるし、昨今もさるパッケージメーカーがいろいろトライしていると聞いたが、まだちょっと時間が掛かりそうだ。

 ただHBM以外で言えば、昨今はシリコンインターポーザ以外を利用しようという動きが見えつつある。一番分かりやすい例がRadeon RX 7000シリーズで、GCD(TSMC N5で製造される、Navi 31のGPUコアを搭載するダイ)とMCD(TSMC N6で製造される、Infinity CacheとGDDR6 I/Fを実装するダイ)の間はシリコンインターポーザを使わずに接続されている(図4)。こうしたパッケージ基板の性能や機能の向上は当然チップレットを利用する場合も役に立つ。

【図4】なぜシリコンインターポーザを使わないのかをAMDのSam Naffziger氏に聞いたところ、返答は「必要とされる配線の密度が、シリコンインターポーザで利用できる本数を上回ったから」だそうで。既に配線密度に関して言えば、通常のパッケージ基板はシリコンインターポーザと同等以上が実現できているらしい

 たとえばUCIeでは、通常のパッケージ基板を利用した2D配線(Photo03のA)を「Standard Package」、シリコンインターポーザを利用した2.5D配線(同B~D)を「Advanced Package」と位置付けてそれぞれ仕様を分けているが、Radeon RX 7000シリーズで利用されているのはAdvanced Packageに近い仕様である。

 シリコンインターポーザを利用せずにチップレットで高密度配線が可能、というのはOSATメーカーの仕事が増えるということでもあり、しかもシリコンインターポーザを製造する必要がない分コストが下がるという顧客のメリットもあるわけで、この辺りを巡って、現在ファウンドリとOSATの間で激しい綱引きが行なわれている。

そこに勝機はあるのか

 話を戻すと、Silicon Boxはそんな競争に新規参入を狙っているわけだ。実はSutardja博士時代のMarvellは、チップレットの先駆者であった(まだチップレットという言葉は一般的ではないが)。2015年のISSCCの基調講演で、Sutardja博士はMoChi(MOdular CHIp)のコンセプトを発表している(図5)。

【図5】まぁ「餅」だろうなぁと思う

 要するに、大規模なチップを作るのがどんどん難しくなっているので、細かく機能分割して間を専用リンクで接続することで、見かけ上大規模なチップを仮想的に構築しよう、という取り組みである(図6)。

【図6】なんとなくこの辺の考え方はAMDのEPYCを連想するものがある。もっともAMDはPumaの頃からModularityに関していろいろ説明を行なっていたので、ある程度先が見えるエンジニアにとっては自然な発想なのかもしれない

 Marvellが偉いのは実際にこれに基づく製品をリリースしていることだ。2015年10月にはAP806というストレージ向けコントローラをMoChiをベースに開発しており、この後も数製品がやはりMoChiをベースに投入されている。ただこの直後にSutardja博士がMarvellを追放されてしまったこともあってか、より大規模にラインナップを増やすという方向には進まなかったのは仕方ないところか。

 同社のMoChiアーキテクチャのページは2019年までは残っていたが、2020年に消滅している。

 こういうバックボーンがあったことを考えると、そこに勝機があるのか? というのはまた別の問題として、Sutardja博士がチップレットに可能性を見出しているのは非常に理解しやすい。問題はその勝機だ。

 Silicon Boxの“What we offer”のページ(図7)のうち、下4つは今回設立したFabの設備で提供するものであり、上2つはデザインサービス的なものである。このうち2つ目にUCIeに加えてBoWの名前があるあたりが欲張りである。このBoWというのは、おそらくは先ほどもちょっと触れたGraphCoreのBoW IPUで採用されたPD用のダイである。

【図7】ちなみにこのページは一応完成しているが、まだ肝心な情報が入ってないページも少なくない。というか、このページにしてももう少し具体的なサービスの説明が欲しいところ

 このデザインサービスそのものも、そもそもMarvellの御家芸だった部分である。元々Marvellは昔からASICのデザインサービスを手掛けていたが、2019年にはAvera Semiconductorを買収し、ますますこの分野を強化している。

 Averaというのは元々はGlobalFoundriesのASIC設計部隊であったが、2018年にスピンアウトする形で切り出され、ASICデザインサービス専門の会社として立ち上がった。これをMarvellが買収したわけだ。もちろんこのAveraの買収はSutardja博士追放後の話だが、そもそものASICサービスは在任中にスタートしているわけで、このあたりのビジネスはよく理解しているはずだ。

 未知数なのは、下4つのサービスである。これはこれまでMarvellでも手掛けてこなかった(というかMarvell自身はファブレス企業であるから当然OSATも利用していたわけだが、自身でOSATのようなサービスを行なっていたわけではない)分野である。

 そして上でも説明してきたように、昨今のOSATはファウンドリと競合すべく、さまざまな技術を蓄積している。そうした蓄積もなしにいきなり20億ドルの工場を立ち上げ、製造を開始したとしてそれは競争力があるサービスなのか? これに関する答えは今のところないのである。

 ちょっと古いデータであるが、Utmel Electronic Limitedによる2022年1月付のTop 10 OSAT Companiesのリストによれば、全世界のOSATメーカーのTop10はASE(台湾)/Amkor(米)/JCET(中国)/PTI(台湾)/TFME(中国)/HUATIAN(中国)/KYEC(台湾)/ChipMOS(台湾)/Chipbond(台湾)/UTAC(シンガポール)で、この10社で全体のマーケットシェアの84%ほどを占めている。果たして、Silicon BoxはこのTop 10のリストに潜り込むことができるのだろうか?