大原雄介の半導体業界こぼれ話
GlobalFoundries、無償でカスタムASICが作れるOpen Source Silicon Initiativeに参加
2022年8月23日 06:14
今月はあんまり変な枕を入れずに、いきなり本題。8月3日、GlobalFoundries(GF)が、GoogleのOpen Source Silicon Initiativeに参加したことが発表された。ただGoogle側のリリースだけで、GFはこの件に関して特にリリースを出していないあたりに、ちょっと温度差を感じなくはないのだが。もっともこの時期GFにとってはCHIPS Actの動向の方が重要だった、という話はもちろんあるのだが。
無償でカスタムASICが製造できるOpen Source Silicon Initiativeのメリット
それはともかく、そもそもOpen Source Silicon Initiativeとは、2020年にGoogleとSkywater Technologies、それとefablessの3社が始めた、「無償でカスタムASICを製造できる」プロジェクトである。
Skywaterは同社のSKY130A(130nmプロセス)向けの無償のPDKを提供するとともに、実際の製造を行なう。efablessは、チップの設計からテープアウトまでに必要なEDAツールを、やはり無償で提供する。ついでに言えば、Caravel(後述)もefablessから提供される。そしてGoogleは資金援助である。要するにGoogleの資金で、ユーザーは自分自身のASICをSkywaterの130Aプロセスを利用して製造できる、というわけだ。
ちなみにCaravelというのは何か? というのが冒頭の図(図1)。efablessでは、Caravelという「ガワ」を用意する。このCaravelにはデバッグ機能とか外部I/Oなどが集約されており、これを利用してユーザーの回路のデバッグを行なったり、外部との信号送受信を行なったりする形だ。
130nmで10平方mmだと何ができるか? というと、これが意外に色々できるる。64bitのRISC-Vプロセッサも、Out-of-orderだのVector Extensionだのと欲張らなければ楽に入るし、周辺回路も膨大なSRAMとかを実装しなければまぁ普通に使える。
このOpen Source Silicon Initiativeを利用しているプロジェクトの一覧はこちらに上がっているが、MPW-1～MPW-7がOpen Source Silicon Initiativeで製造された/される分である。ちなみにMPW-7は今年(2022年)の7月8日～9月12日までに設計を登録する必要があり、この9月12日までに登録されたものは今年12月30日に製造が終わり、来年(2023年)の1月30日までに発送が完了することになっている。リードタイムは4カ月弱といったところで、まぁ妥当なところだろう。
MPW-6は同じく4月11日～6月8日の期間に設計を受け付け、8月30日に製造が終わり、10月18日に発送が完了する予定である。なので今年10月にはMPW-8の受付が始まるものと思われる。それはともかく見てみると、自分でCPUを作ったとかFPGAを作ったとか、変なものだとクリスマスツリー制御チップの製造なんてものまである。まぁ何というか、自由である。
Open Source Silicon Initiativeの制限
もちろん色々制限はついている。提供されるPDKは、Skywaterが通常商用で提供するPDKと同じものではない。なんというか、基本的なものは全部用意されているが、最適化を行なったライブラリは入っていないし、機能的にも通常の商用版よりも色々制限がある。これはまぁ当たり前の話で、最適化が済んだ、フル機能版のPDKを使いたければSkywaterと通常の契約を結ぶ必要がある。
また、無償で入手できるチップの数は数十個のオーダーである。PoC(Proof of Concept)とか小規模な試作には十分な数だが、これで商売をするには絶望的に数は足りない。当たり前の話で、Googleとしても他人の商売に自分の金を払うつもりは毛頭ない。
EDAツールの方も同じで、efablessからは「OpenLane」というオープンソースベースのEDAツールが提供されており、これでRTLからGDSを生成するまでを全部カバーされている(図2)。とはいえこちらも130nmプロセスぐらいなら十分であるが、もっと微細化したプロセスでの製造にはまるで足りないし、最適化といってもPPA Optimizationとかの議論の以前のレベルであって、性能だったり消費電力だったりを本気で追及したいとなると、やはりウン千万～ウン億支払ってCadenceなりSynopsysなりのEDAツールを使わないと追いつかない。
ただ、そうしたこうした制限があるにせよ無償で利用できることそのものには、明確なメリットがある。ある種のユーザーにとっては、「形のあるシリコンを生み出せる」ことが何よりも重要である。例えば何か新しい製品を生み出そうとするスタートアップ企業にとっては、「RTLが完成しました」とか「FPGAの上で動きました」と、「プロトタイプですが動作するシリコンがあります」では、ファンドにアピールする際の説得力が変わってくる。
もちろんこの10平方mmのダイサイズで実装できる機能は限りがあるし、おそらくロジック回路だけであれば小規模なFPGAで十分同等のことはできるが、周辺回路(ADC/DAC/PWM/OpAmp/ドライバ/その他……)まで組み込むとなるとFPGAでは手が出ない(周辺にディスクリートでチップを集積する必要がある)から、これをワンチップで統合できるのは悪くない。
なにより、「自分で設計してチップを製造する」という経験を積めることそのものが貴重である。かつては1,000万円もあれば可能だった製造チップが、今では先端プロセスだとウン十億円以上掛かる時点で、それなりの資金がないと手が出ないものになっている。それが制限があるとはいえ、設計と製造に掛かるコストは最小限(それこそ個人でも何とかなるレベル)で手が出せるというのは、得難い経験になる。
加えて言えば、特にスタートアップなどで「評価用にもう少しチップが欲しい」という場合のパスも用意されている。efablessがスタートアップ向けに提供しているchipigniteというのがそれで、100チップのQFNパッケージ、もしくは300チップのWCSPあたり9,750ドル、もしくは(WCSPのみだが)チップ1個あたり20ドルで製造が可能というものだ。QFNだと1個あたり97.5ドル、WCSPだと32.5ドルというお値段はまぁちょっと高めではあるが、無茶な金額でもない。
さらに言えば、chipigniteだと、RISC-VだけでなくArmコアも利用できる(ArmならFlexible Access for Startupを併用することで、少なくともプロトタイプと位置付けられた製品についてはのライセンス料を0に抑えられる)から、Armベースの製品ですら製造コストだけでカバーできることになる。
ファブを有効活用
Skywaterにとっては、決して活発に動いているとは言えなかった130nmという既に旧来のプロセスのラインの稼働率を大幅に上げることに成功している。もちろん多少ディスカウントは掛けている格好であろうが、それでも遊ばせているよりも何倍もマシである。そしてOpen Source Silicon Initiativeに参加したプロジェクトのうち、1%であってもそのまま商用に向けて本格的な量産の契約が結べれば、万々歳である。
どのみち同社はCMOSに関しては90nmと130nmしか提供していないから、130nmで試作を始めたユーザーがもっと大規模な回路の製造とか90nmの製造に乗り出してくれれば、それだけでも十分に引き合うとは言える(なんでSkywakerは130nmと90nmだけでやってゆけるのか、という話は長くなるので今回は割愛する。ついでに言えばSkywaterのミネソタのFabは、元はVTCが建設、これをControl Dataが買収し、それをCypress Semiconductorが買収したものだが、そのCypress時代には65nmプロセスまで認証を進めていた。なので将来的には65nmプロセスも提供される可能性があるが、現時点ではラインナップされていない)。
efablessは、元々は現CTOであるMohamed Kassem氏とSVP, Analog and DesignのTim Edwards氏による「オープンソースベースのEDA Toolを使ってチップは製造できる」という信念に基づいてスタートした会社であり、Googleとの契約を獲得したことでSkywaterとのコラボレーションも実現できた。その意味では現在の興隆はKassem氏の思いが正しかったことの証明にもなるわけで、もちろんこの状況は同社にとって望んだ状況そのものである。
そしてスポンサーであるGoogleは、そもそも同社はオープンソースにかなりの投資をしている会社でもあり、オープンソースハードウェアに投資を行なうということは投資の多様性という観点から見ても健全と言える。
GlobalFoundriesが参加したもくろみ
ということで冒頭の話に戻る。このOpen Source Silicon InitiativeにGFが加わるということは、つまりGFの180nmのライン(これは旧Chartered Semiconductorがマレーシアに保有する200mmウェハの旧Fab 6と思われる)のテコ入れの方策と考えられる。
Skywaterの成功を黙ってみていられなかったということもあるだろうし、そもそもこうしたレガシーの製品について、GFは300mmウェハのFab 7が主力になっており(ついでに言えば現在Fab 6はFab 7に吸収されてしまっており、その名前はない)、200mmラインが相対的に遊んでいる格好になっている。これを300mmに転換するにはコストも掛かるし、製造装置の納期が長くなっている昨今では時間が掛かる。であれば、Open Source Silicon Initiativeに乗る格好で稼働率を上げる方がメリットが大きい、と判断したのだと思われる。
まだefablessにはGFの180nmを使うメニューが出ていないが、既にPDKがリリースされている以上、近日中にGFの180nmを使うシャトルのアナウンスがあると思われる。
Skywaterの130nmと比較すると3.3/5/6/10Vという高電圧が扱えるのが特徴で、また抵抗やコンデンサ、電子ヒューズなどもPrimitiveに入っている辺りも異なる部分だ。GFの180nmで利用できるエリアサイズなどはまだ不明だが、純粋なロジックの容量は多少減るかもしれない。ただその分アナログ回路などが豊富なチップの製造には向いていそうだ。
ちなみにこの発表に先立つ7月28日、GoogleはSkywaterとの契約を拡大し、同社の90nm FD-SOIプロセスも対象にすることを発表した。こちらはまだPDKは公開されていないが、より省電力に向いた設計が可能となっているし、微細化した分動作周波数の引き上げやロジック容量の増加も期待できそうに思える。
オープンソース向けのシリコンも、ニーズに応じてプロセスが選べる時代が来た、というのは業界全体から見ればほんの小さな動きでしかないが、今後これにほかのファウンダリも参加するようになってくれば、大きなトレンドになる可能性がある。今後の動向に期待したいところである。